行业标准
论文分享

【国内论文】ISPSD 2026丨中国科学技术大学龙世兵教授团队: 氮离子注入电流阻挡层 β-Ga₂O₃ 沟槽 MOSFET 的偏置温度不稳定性研究

日期:2026-07-01阅读:188

        由中国科学技术大学龙世兵教授、徐光伟教授、周选择副研究员的研究团队在学术会议 2026 IEEE 38th International Symposium on Power Semiconductor Devices and ICs (ISPSD) 发布了一篇名为 Investigation of Bias Temperature Instability in β-Ga₂O₃ UMOSFET with N-ion Implanted Current Blocking Layers(氮离子注入电流阻挡层 β-Ga₂O₃ 沟槽 MOSFET 的偏置温度不稳定性研究)的文章。

 

背   景

        β-Ga₂O₃ 作为超宽禁带半导体,临界击穿电场高,理论 Baliga 优值超越 SiC、GaN,是下一代功率电子器件核心材料。垂直 U 型沟槽栅 MOSFET(UMOSFET)集成度高、可实现常关特性,漂移区电场调控能力优异,结合氮离子注入电流阻挡层(CBL)工艺后,器件耐压已突破 1 kV,适配中高压开关应用场景。

        当前该类器件静态耐压、导通电阻优化已取得大量成果,但面向工程实用化,栅堆叠结构长期可靠性成为关键瓶颈。器件采用原子层沉积 Al₂O₃ 作为栅介质,界面质量与介质体内缺陷会直接引发阈值电压漂移;高能离子注入引入的深能级受主、晶格损伤也可能成为应力下电荷俘获中心。偏置温度不稳定性(BTI)是功率 MOSFET 典型退化机制,会造成阈值漂移、器件性能衰减甚至失效。

        现有研究多聚焦静态电学性能,针对氮注入 CBL 结构 β-Ga₂O₃ 沟槽 MOSFET 的完整 BTI 可靠性表征、区分界面态与介质边界陷阱的失效机理研究仍十分匮乏。本文首次系统开展该器件正负偏置温度应力测试,解析栅堆叠退化物理机制,为高压氧化镓功率器件栅介质优化提供理论依据。

 

主要内容

        本文首次对具备氮离子注入电流阻挡层(CBL)的垂直 β-Ga₂O₃ 沟槽 MOSFET 开展全面的偏置温度不稳定性表征。器件在 - 20 V 负偏置应力下表现出极佳稳定性,该结果有效验证了电流阻挡层结区完整性,证明注入区域不存在可移动离子或会诱发漏电流的缺陷。与之相反,正偏置应力下器件出现由电子俘获主导的阈值电压(VTH)不稳定性。动力学分析得到与应力电压无关的低时间指数 n=0.12,且阈值漂移随栅过驱动电压近似线性变化(γ=1.1),这是载流子隧穿进入原生陷阱的典型特征。此外,亚阈值摆幅无明显变化,提取得到激活能 EA=0.42 eV,表明器件不稳定性主要源于声子辅助隧穿至边界陷阱,可检测范围内无明显慢速界面态生成。基于通用弛豫模型的恢复特性分析显示器件阈值无法完全复原,证实永久漂移分量来源于电子释放时间极长的深能级陷阱。

 

创新点

        ·首次完成氮离子注入电流阻挡层 β-Ga₂O₃ 垂直沟槽 MOSFET 完整偏置温度不稳定性(BTI)可靠性表征,区分负偏置、正偏置两种应力下的器件稳定性差异;

        ·验证氮注入 CBL 结构在 - 20 V 强负偏置应力下几乎无阈值漂移,证明该结构无移动离子与漏电缺陷,结完整性优异;

        ·定量解析正偏置温度不稳定性(PBTI)动力学规律:时间指数 n=0.12、电压加速因子 γ=1.1,结合 0.42 eV 激活能,明确退化机制为声子辅助电子隧穿栅介质边界陷阱,而非界面态大量生成;

        ·利用双脉冲扫描、变温应力、弛豫恢复测试多维度分离可恢复与永久阈值漂移分量,证实深能级陷阱造成不可逆性能衰减;

        ·明确该器件可靠性瓶颈为 ALD-Al₂O₃ 栅介质缺陷,为后续氧化镓功率器件栅堆叠优化指明核心改进方向。

 

总   结

        本研究首次对集成电流阻挡层的垂直 β-Ga₂O₃ 沟槽 MOSFET 开展全面可靠性评估。第一,器件在 - 20 V 负偏置应力下稳定性优异,阈值电压漂移几乎可忽略。结合 β-Ga₂O₃ 界面深耗尽特性,该稳定特性证明电流阻挡层维持了结区完整,未引入可移动离子与漏电通道。第二,器件主要可靠性瓶颈为电子俘获引发的正偏置不稳定性。经过严谨动力学分析,实验观测到亚阈值摆幅无明显变化、低时间指数 n=0.12、阈值漂移随栅过驱动电压近似线性变化(γ=1.1)。上述特征表明器件退化由电子声子辅助隧穿进入原生边界陷阱主导,而非测量区间内可检测的慢速界面态大量生成。即便经过 10⁴ 秒弛豫仍无法完全恢复阈值,证实器件存在深能级边界陷阱,且电子隧穿前沿会持续向栅介质内部延伸。该研究结果表明,后续提升垂直氧化镓功率器件动态稳定性的研究工作应重点优化栅介质薄膜质量。

 

项目支持

        本研究得到国家重点研发计划(编号 2024YFE0205200)、国家自然科学基金(项目编号:62404214、62522411、U23A20358、62234007、62474170、61925110)、中国科学技术大学 “双一流” 建设专项科研基金(WK2100000055)、中国电科第四十六研究所项目(WDZC202446007)、苏州实验室开放课题(SZLAB-1208-2024-ZD012)资助。

图 1 制备的氮离子注入电流阻挡层 β-Ga₂O₃ UMOSFET 截面示意图;(b)室温下测试的脉冲转移特性;(c)脉冲输出特性

图 2 (a)负偏置应力测试流程示意图;(b)栅极恒定 - 20 V 应力、最长 1000 s 应力时长下转移特性演化曲线;(c)恢复测试流程示意图;(d)恢复阶段转移特性曲线。可忽略的阈值电压漂移表明器件在负偏置下具备优异稳定性

图 3 (a)漏源电压 10 V 条件下,改变栅极最大扫描电压 VGS,max 测得的转移特性曲线;(b)由阈值电压漂移提取得到的俘获电荷密度 ΔQt 随 VGS,max 的变化关系

图 4 (a)用于表征滞回特性的双脉冲扫描栅压波形示意图;(b)栅极最大扫描电压从 3 V 提升至 10 V 时脉冲双扫描转移特性,呈现明显滞回环;(c)计算得到的俘获电荷密度 ΔQ随应力电压变化曲线;(d)滞回扫描过程中亚阈值摆幅变化量 ΔSS 随应力电压的变化曲线

图 5 (a)正偏置应力测试流程示意图;(b) 6 V 正偏置应力下不同应力时长对应的转移特性演化曲线;(c)归一化导通电阻(Ron/Ron,0)随应力时间变化;(d)归一化最大漏极电流(Imax/Imax,0)随应力时间变化;(e)场效应迁移率变化量 ΔμFE 随应力时间变化;(f)亚阈值摆幅变化量 ΔSS 随应力时间变化

图 6 (a)不同栅极应力电压(VGS,stress=4、6、8、10 V)下阈值电压漂移 ΔVTH 随应力时间变化,满足幂律关系 ΔVTH ∝ tⁿ;(b)固定应力时长 100 s 时,俘获电荷密度 ΔNt 随栅过驱动电压(VGS,stress−VTH0)的变化关系

图 7 (a)50 ℃ 至150 ℃ 不同温度下正偏置应力时 ΔVTH 随时间的演化曲线;(b)应力时长 50 s 时 ln(ΔVTH) 与 1/kT 的阿伦尼乌斯拟合曲线,线性拟合结果证明俘获过程为热激活过程

图 8 (a)正偏置应力结束后恢复测试流程示意图;(b)施加 8 V 应力并保持不同时长后,阈值电压漂移 ΔVTH 随弛豫时间的恢复曲线;(c)可恢复电压分量随应力时间的变化曲线

DOI:

10.1109/ISPSD64561.2026.11553773