【国内论文】ISPSD 2026丨中国科大龙世兵教授团队提出高 k 场板与梯度环辅助 JTE 结构，打造超 2.5 GW/cm² 垂直氧化镓二极管

        由中国科学技术大学龙世兵教授、徐光伟教授、周选择副研究员等人联合新加坡国立大学的研究团队在学术会议 2026 IEEE 38th International Symposium on Power Semiconductor Devices and ICs (ISPSD) 发布了一篇名为 Over 2.5 GW/cm² Vertical β-Ga₂O₃ Schottky Barrier Diode with High-k Field Plate and Multi Zone Gradient Rings Assisted JTE（采用高介电常数场板与多区梯度环辅助结终端（JTE）的垂直 β-Ga₂O₃ 肖特基势垒二极管：实现超过 2.5 GW/cm² 功率优值）的文章。

        电力电子器件是能源转换系统核心部件，提升器件效率与功率密度是实现大规模电气化、降低碳排放的关键路径。β-Ga₂O₃ 作为超宽禁带半导体，具备 4.8 eV 超宽禁带、8 MV/cm 超高临界击穿电场，支持可控 n 型掺杂，熔体生长工艺可制备大尺寸晶圆，是下一代高压低损耗功率器件核心候选材料。

        要充分发挥 β-Ga₂O₃ 耐压优势，高性能边缘终端结构不可或缺。现有终端方案存在诸多短板：单区 JTE 对 p-NiO 掺杂浓度高度敏感，工艺窗口狭窄；无埋入场限环电场调控能力弱，埋入式场限环依赖刻蚀，易引入界面损伤，劣化器件导通特性与长期可靠性；传统多区 JTE 需要多次光刻溅射，大幅提升制造成本与工艺复杂度。

        本文提出高 k 钛酸钡 BTO 场板搭配多区梯度环复合 JTE（BMR-JTE）终端结构，全程无需刻蚀工序。高 k 介质依靠极化效应拓展表面耗尽区，充分激活无埋入场限环，平缓分散器件边缘电场；梯度环间距线性渐变设计弱化终端电荷突变，大幅拓宽 JTE 掺杂工艺容忍区间。器件在不牺牲正向导通性能前提下，同步实现超高击穿电压与极低比导通电阻，高温稳定性优异，为千伏级氧化镓功率器件提供低成本、高可靠的终端方案。

        本文研制了一款集成高介电常数钛酸钡（BTO）场板与多区梯度环辅助结终端扩展（BMR-JTE）的垂直结构 β-Ga₂O₃ 肖特基势垒二极管（SBD）。该 BMR-JTE 肖特基二极管引入高 k 介质场板，增强横向耗尽效应并激活无埋入式场限环（FLR），有效缓解器件表面电场集中问题。所制备的 BMR-JTE 器件实现 3331 V 超高击穿电压，同时拥有 4.33 mΩ·cm² 的低比导通电阻，功率优值（PFOM）达到 2.56 GW/cm²。此外，器件具备优异的高温稳定性能，在 448 K 高温工况下击穿电压仍可维持 2100 V 以上。该 BMR-JTE 终端结构制备工艺简易，全程无刻蚀损伤，为千伏级 β-Ga₂O₃ 功率器件提供了极具竞争力的终端解决方案。

        ·首创高 k BaTiO₃ 场板+三区梯度 p-NiO 场限环复合 JTE 终端结构，制备全程无任何刻蚀步骤，彻底消除刻蚀带来的半导体界面损伤；

        ·利用高介电常数 BTO 极化效应拓宽表面耗尽区，充分激活无埋入场限环，大幅降低器件边缘峰值电场，击穿电压较传统单区 JTE 提升 56%；

        ·采用线性梯度环间距设计，实现终端区等效 p 型电荷平缓过渡，电场分布更均匀；经仿真与实验验证最优梯度参数 A=0.6 μm、首区环间距 S₁=3 μm，器件耐压突破 3331 V；

        ·极大拓宽 JTE p 型掺杂工艺窗口，在 1×10¹⁷ ~ 2×10¹⁹ cm⁻³ 宽掺杂区间内均可维持低峰值电场，解决传统JTE掺杂敏感、量产难度高的行业痛点；

        ·器件综合性能处于国际顶尖水平，PFOM 达 2.56 GW/cm²；448 K 高温下耐压仍高于 2100 V，且终端结构不会恶化器件正向导通特性。

        综上，本文成功制备了一款基于钛酸钡场板与场限环辅助 JTE 的高性能 β-Ga₂O₃ 肖特基势垒二极管。通过将高 k 场板与多区场限环相结合，该新型终端结构可有效激活无埋入场限环，并大幅缓解传统 JTE 结构固有的 p 型掺杂浓度敏感问题。制备得到的 BMR-JTE 肖特基二极管击穿电压可达 3331 V，比导通电阻低至 4.33 mΩ·cm²，功率优值达到 2.56 GW/cm²。同时器件具备优异高温工作稳定性，在 448 K 高温下击穿电压仍高于 2100 V。尤为重要的是，该 BMR-JTE 终端结构制备流程简单，全程无需刻蚀、无工艺损伤，对于推动千伏级 β-Ga₂O₃ 功率器件发展具备巨大应用潜力。

        本研究得到江苏省科技重大专项（项目编号BG2024030）、国家重点研发计划（项目编号2024YFE0205200）、国家自然科学基金（项目编号62522411、U23A20358、62404214、62474170、62234007）、苏州实验室开放课题（项目编号SZLAB-1208-2024-ZD012）资助。部分实验在中国科学技术大学微纳研究与制造中心、信息科学实验中心、物理科学仪器公共平台完成。

图 1 (a) BMR-JTE 肖特基势垒二极管的三维示意图；(b) 本工作所用溅射材料的工艺参数；(c) BMR-JTE 肖特基势垒二极管的关键制备工艺流程。

图 2 (a) 由 1/C²-V 特性提取得到的漂移层掺杂浓度分布；(b) BTO 介质 MOS 电容的 C-V 特性曲线。

图 3 BMR-JTE 肖特基势垒二极管截面扫描电镜（SEM）图像。

图 4 各款肖特基二极管正向 I-V 特性：(a)线性坐标；(b)半对数坐标。

图 5 Ref-SBD、SZ-JTE、RA-JTE、BMR-JTE 四款器件反向 I-V 特性对比；(b) RA-JTE 与 BMR-JTE 结构电场仿真分布；(c) -2000 V、-2000 V、-3000 V 偏压下 SZ-JTE、RA-JTE、BMR-JTE 表面电场分布对比；(d) -2500 V 偏压下各器件峰值电场随 JTE 掺杂浓度变化仿真曲线。

图 6 (a) 击穿电压随梯度参数 A 变化仿真曲线；(b) 不同首区环间距 S₁ 下 BMR-JTE 器件表面电场分布；(c) 不同梯度参数 A 制备的 BMR-JTE 器件反向 I-V 特性对比。

图 7 β-Ga₂O₃ 肖特基二极管不同温度下正向 I-V 曲线：(a)线性坐标；(b)半对数坐标；(c)温度对开启电压 V_on 与比导通电阻 R_on,sp 的影响；(d)温度对理想因子 n 与肖特基势垒高度 qΦ_B 的影响。

图 8 298 K 室温与 448 K 高温下 BMR-JTE 肖特基二极管反向 I-V 特性曲线。

图 9 已报道主流垂直结构 β-Ga₂O₃ 肖特基二极管比导通电阻与击穿电压性能对标图。

DOI：

10.1109/ISPSD64561.2026.11553726