【国内论文】Nano Research丨重庆三峡科技大学、长沙理工大学、延安大学：原子层选择性掺杂突破1 nm Ga₂O₃晶体管性能瓶颈，实现高电流与强栅控

日期：2026-07-16阅读：111

由重庆三峡科技大学、长沙理工大学、延安大学联合的研究团队在学术期刊 Nano Research 发布了一篇名为 Atomic-layer-selective source/drain doping unlocks high current and strong gate control in 1-nm asymmetric monolayer Ga₂O₃ transistors（原子层选择性源漏掺杂实现 1 nm 非对称单层 Ga₂O₃ 晶体管大电流与强栅控能力）的文章。

期刊介绍

Nano Research（《纳米研究（英文版）》）由清华大学、中国化学会联合主办，依托清华大学出版社全球发行，是面向纳米全领域的国际化同行评议综合学术期刊。期刊聚焦纳米尺度基础理论、材料制备、微观机理与功能器件一体化原创成果，贯通化学、物理、电子、生物、能源多学科交叉研究，覆盖二维材料、纳电子、纳米光电器件、单原子催化、纳米生物医学、计算纳米科学等前沿方向，重视微观结构—本征性能—作用机制的完整逻辑论证。该刊被 Web of Science 核心合集（SCIE）、Scopus、EI 等权威数据库同步收录，JCR 材料、物理、纳米科技大类长期稳定 Q1 分区，最新影响因子约 9.6，拥有国际化编委与全球作者群体，审稿高效、发表周期短，是国内主办、全球高度认可的顶尖纳米综合学术平台，在东西方纳米科研交流中具备独特引领价值。

背景

硅基晶体管持续微缩逼近 3 nm 以下技术节点，沟道载流子注入与栅静电控制存在固有制衡矛盾：提高源漏掺杂浓度可提升导通电流，但会加剧栅极与沟道耦合，削弱栅控能力；降低掺杂虽能优化静电特性，却会大幅降低驱动电流，传统器件结构无法平衡二者性能。二维单层半导体无悬挂键表面态，是超短沟道器件理想沟道材料，现有 GaN、GaSe 单层晶体管仅依靠整体均匀掺杂设计，无法突破该性能权衡瓶颈。非对称单层 Ga₂O₃ 具备本征层分辨电子结构，电子局域于下层 Ga-O 亚层，空穴分布在上层 O-Ga-O 亚层，天然支持分层调控。现有掺杂方案均对整个单层均匀注入杂质，无法利用其垂直载流分离特性。本文提出原子层选择性源漏掺杂策略，仅对导电底层进行 n 型掺杂、上层保持本征，在原子尺度解耦载流注入与栅静电耦合；采用第一性原理非平衡格林函数量子输运仿真对比全掺杂与分层掺杂器件，验证该方案可在 1 nm 极限栅长下同时实现高导通电流与优异亚阈值特性，为各类垂直载流分离二维非对称半导体超缩放器件提供普适设计思路。

主要内容

晶体管微缩进入 3 nm 以下节点时，二维单层金属氧化物半导体场效应晶体管面临载流子注入与栅静电控制天然制衡的核心难题：提升源漏掺杂浓度能够优化载流子注入效率，但会劣化栅控静电能力；降低掺杂浓度虽可强化栅极调控，却会损失驱动电流。本文针对非对称单层 Ga₂O₃ 金属氧化物半导体场效应晶体管，提出一种原子层选择性源漏掺杂方案，利用单层 Ga₂O₃ 本征分层电子结构——电子主要局域于下层 Ga-O 亚层，空穴分布在上层 O-Ga-O 亚层；仅对底层 Ga-O 亚层进行局部掺杂（LD）、上层保持本征，在原子尺度将载流注入与栅静电控制解耦，并以全掺杂源漏器件作为对照基准。量子输运仿真结果表明，全掺杂与分层掺杂器件在 3 nm、2 nm 栅长下均可实现高导通电流；尤为关键的是，分层掺杂器件依靠层限输运大幅提升静电调控能力，亚阈值摆幅降低、关态漏电流被抑制，在 1 nm 栅长下同时实现大电流与强栅控。该分层掺杂工艺具备实验可实现性，建立一套基于材料本征特性、可迁移的设计准则，突破 3 nm 以下逻辑器件电流-静电制衡瓶颈，适用于一大类载流空间分离的二维非对称单层半导体体系。

创新点

①首次针对垂直载流分离单层 Ga₂O₃ 提出原子层选择性源漏局部掺杂方案，仅对导电底层掺杂，上层维持本征，原子尺度解耦载流注入与栅静电耦合；

②以全掺杂器件为对照，第一性原理 NEGF 仿真证实 1 nm 极限栅长下分层掺杂器件兼顾高导通电流、更低亚阈值摆幅与关隧漏电流；

③阐明层限输运机理：分层掺杂将载流子束缚于底层导电亚层，降低沟道电容、抬升源漏势垒，从根源抑制隧穿漏流；

④在 HP、LP 两类国际半导体路线图标准下，3/2/1 nm 多栅长、多叠层间距器件性能均达标，综合性能优于多数已报道二维单层晶体管；

⑤该分层掺杂范式具备通用性，可拓展至 MoSSe、Ga₂SSe、In₂Se₃ 等各类垂直载流分离二维不对称单层器件。

结论

综上，本文提出并系统验证一种原子层选择性源漏掺杂策略，用以突破 3 nm 以下单层金属氧化物半导体场效应晶体管中载流子注入与栅静电控制的固有制衡矛盾。该原子层选择性掺杂方案适用于二维非对称单层晶体管，仅对导带底主导的区域选择性注入 n 型杂质，在提升电子输运能力的同时保留沟道本征导电特性。利用单层 Ga₂O₃ 电子束缚于下层 Ga-O 亚层的本征分层电子结构，局部掺杂（LD）结构仅在导电亚层增强载流注入，其余亚层维持本征特性。量子输运仿真表明，相较于传统全掺杂（FD）器件，LD-Ga₂O₃ 晶体管在高性能、低功耗两类场景下均可保持有竞争力的导通电流，同时栅控能力大幅提升，表现为亚阈值摆幅降低、关态漏电流抑制、沟道电容减小，其本质是层限输运效应限制了沟道电荷累积。在 1 nm 极限微缩节点下，分层掺杂器件同时实现高导通电流与稳定栅静电调控，导通能力与亚阈值特性均优于或持平已报道各类单层晶体管。除 Ga₂O₃ 外，该原子层选择性掺杂建立一套基于材料本征特性的通用设计范式，适用于 MoSSe、Ga₂SSe、In₂Se₃ 等载流空间分离二维不对称单层材料，为突破传统静电限制、进一步缩小晶体管尺寸提供可行技术路径。

项目支持

本研究得到重庆市自然科学基金（cstc2021jcyj-msxmX0524）、国家自然科学基金（22162025）、重庆三峡科技大学协同科研项目（2105/09924803n）、重庆市教育委员会教改项目（223310）资助。