【会员论文】IEEE TED‌丨南京邮电大学唐为华教授团队揭示刻蚀诱导缺陷退化机制，验证 TMAH 表面修复对 β-Ga₂O₃ SBD 可靠性的提升作用

日期：2026-08-04阅读：47

由南京邮电大学唐为华教授、张茂林教授、季学强副教授等人的研究团队在学术期刊 IEEE Transactions on Electron Devices 发布了一篇名为 Impact of Dry-Etching and Surface Repair on the Electrical Performance and Reliability of β-Ga₂O₃ Schottky Barrier Diodes（干法刻蚀与表面修复对 β-Ga₂O₃ 肖特基势垒二极管电学性能及可靠性的影响）的文章。

背景

β-Ga₂O₃ 作为超宽禁带半导体，带隙约 4.8–4.9 eV，临界击穿电场高达 8 MV/cm，巴利加优值优于 SiC 与 GaN，熔体法可制备大尺寸同质衬底，是高压高效功率器件理想材料。肖特基势垒二极管（SBD）结构简单、开关速度快，是氧化镓功率器件核心单元。沟槽、场板等耐压提升结构均依赖等离子干法刻蚀工艺，但离子轰击会造成晶格紊乱，引入大量界面缺陷，抬升反向漏电流、劣化理想因子，同时缺陷会成为器件退化前驱体，大幅降低长期工作可靠性。现有研究多仅关注刻蚀后静态电学参数修复效果，缺少刻蚀损伤对器件偏压、高温可靠性的定量对比，也未系统揭示界面缺陷诱发的载流输运退化机理。四甲基氢氧化铵（TMAH）湿法可修复刻蚀表面损伤，但该工艺对器件应力稳定性的改善作用尚无完整论证。本文制备未刻、仅刻蚀、刻蚀+TMAH 修复三组对比二极管，采用测量-应力-恢复（MSM）测试方案，系统研究刻蚀损伤与 TMAH 修复对器件静态特性、高温/偏压可靠性的调控规律，为高可靠 β-Ga₂O₃ 功率器件刻后表面处理工艺提供实验依据。

主要内容

高性能高压 β-Ga₂O₃ 肖特基势垒二极管（SBD）制备普遍采用等离子干法刻蚀工艺，但该工艺会引入表面损伤与界面态，劣化器件电学性能，同时损害长期可靠性。本文全面研究干法刻蚀造成的器件性能退化，以及四甲基氢氧化铵（TMAH）溶液修复工艺的改善效果。系统电学测试表明，干法刻蚀会拓宽肖特基势垒高度分布、增大反向漏电流；与之相反，TMAH 处理可有效恢复势垒均匀性，抑制寄生输运通道。本文在不同应力电压与温度条件下开展导通态可靠性测试：仅经刻蚀的器件性能退化最为严重，7 V 应力下开启电压漂移幅度超过 23.85%，400 K 高温下漂移达 34.56%，器件漏电流显著上升，且应力后出现陷阱辅助输运现象；经 TMAH 修复的器件稳定性大幅提升，退化幅度与未刻蚀样品持平甚至更低。研究结果表明，器件可靠性对界面处理工艺的敏感度远高于静态电学参数，证实刻后表面修复是制备高稳定性氧化镓功率器件的必要工艺。

创新点

①设计未刻、仅干法刻蚀、刻蚀后 TMAH 修复三组对照 β-Ga₂O₃ 肖特基二极管，排除台面、钝化等额外变量，纯界面对比损伤与修复效果；

②结合 AF、CV、变温 J-V、PF/SE 输运模型定量证实等离子刻蚀引入大量表面态，拓宽势垒不均匀度，同时产生浅陷阱诱发 Poole-Frenkel 漏流；

③采用多电压（4/5/6/7 V）、多温度（300/350/400 K）MSM 应力恢复测试，定量给出三组器件开启电压、势垒漂移幅度；

④证实刻蚀器件应力退化程度是 TMAH 修复样品 2 倍以上，高温下差距进一步拉大， TMAH 可钝化原生与刻蚀双重界面缺陷；

⑤阐明损伤退化机理：刻蚀引入浅能级陷阱，应力下大量载流子被俘获，势垒持续抬升；TMAH 平整表面、降低界面态密度，抑制陷阱辅助漏电与性能漂移。

结论

本文系统阐明干法刻蚀表面损伤与 TMAH 表面修复工艺对 β-Ga₂O₃ 肖特基势垒二极管电学特性及可靠性的影响规律。干法刻蚀会降低肖特基势垒高度、加剧势垒分布不均匀性，并催生多条寄生输运通道，增大反向漏电流；这类界面无序结构同时是器件性能漂移的诱因，正向偏压与高温应力下会造成显著开启电压漂移、漏电流激增。仅刻蚀器件的性能退化幅度始终为三组样品中最高，证明器件可靠性对等离子刻蚀引入的表面缺陷高度敏感。与之相反， TMAH 处理可有效修复肖特基界面，修复后器件的势垒特性、载流输运特性与未刻蚀样品持平甚至更优。在电、热应力作用下，经 TMAH 修复的二极管稳定性大幅提升，缺陷激活行为被显著抑制，性能退化程度明显减弱。该研究为优化表面处理工艺、制备高性能、高可靠 β-Ga₂O₃ 功率器件建立完整理论与实验框架。

项目支持

本研究得到国家自然科学基金（62304113）、江苏省前沿技术研发项目（BF2025078）、南京邮电大学引进人才自然科学启动基金（NY224021）资助。