【国际论文】JAC丨三星电子联合韩国汉阳大学等：超薄 Ga₂O₃ 界面层提升 HZO/多晶硅铁电叠层耐热性

        由韩国三星电子联合汉阳大学、首尔国立大学及建国大学的研究团队在学术期刊 Journal of Alloys and Compounds 上发表题为 Thermally robust HZO/poly Si ferroelectric stacks enabled by an ultrathin Ga₂O₃ interlayer（由超薄 Ga₂O₃ 界面层实现的耐热 HZO/多晶硅铁电叠层）的文章。

        电荷俘获型 3D NAND 闪存（Charge‑Trap Flash，CTF）是当前主流存储技术，但随着堆叠层数持续增加，单元间干扰、横向电荷迁移问题加剧，数据保持能力与器件可靠性显著恶化；反复的擦写循环还会产生大量陷阱，压缩存储窗口，该技术的缩放已接近性能瓶颈。铪基铁电场效应晶体管（Ferroelectric Field‑Effect Transistor，FeFET）被视作极具潜力的替代方案，其中 Hf₀.₅Zr₀.₅O₂（HZO）兼具 CMOS 工艺兼容性与超薄薄膜铁电性，适配高纵横比的 3D 集成需求。

        但将 HZO 集成到 3D NAND 结构时面临热预算难题。3D NAND 的 punch‑and‑plug（打孔填充）工艺需要对多晶硅（poly‑Si）沟道进行高温晶化与掺杂激活，该热处理温度可达 650‑900 ℃。高温条件下 HZO/poly‑Si 界面热力学不稳定，发生互扩散，生成寄生低介电常数 SiOₓ 层，诱发退极化场、电压分压，同时界面生成金属型缺陷，造成电场屏蔽，铁电开关性能严重退化甚至完全失效。现有多种界面层方案已被报道，该团队选择约 1 nm 的非晶 Ga₂O₃ 作为中间层，探究其对界面的保护效果。

        铪基铁电材料有望解决传统电荷俘获存储的缩放限制与数据保持难题，是下一代 3D NAND 闪存有力候选。但将该类铁电材料和多晶硅沟道集成时，会受限于 3D NAND 打孔填充工艺带来的多晶硅晶化高温热预算。高温会诱发寄生低介电常数 SiOₓ 层生长，同时在界面生成金属缺陷，引发严重电场屏蔽，造成铁电性能退化。该团队制备出热稳定的 TiN/Hf₀.₅Zr₀.₅O₂ (HZO)/多晶硅栅叠层，引入约 1 nm 超薄 Ga₂O₃ 界面层缓解上述界面劣化问题。Ga₂O₃ 界面层可以充当高效氧扩散阻挡层，在 900 ℃、30 s 的金属化后退火之后，抑制 HZO/多晶硅界面氧化还原反应。无界面层的器件几乎观测不到铁电开关行为；插入 Ga₂O₃ 的器件，900 ℃ 退火后铁电正交相拟合峰面积占比维持约 73 %；800 ℃ 退火后双剩余极化达到约 38 µC/cm²，900 ℃ 退火后约 26 µC/cm²，保留铁电开关能力。该结果证明 Ga₂O₃ 界面工程方案可以有效提升 HZO 铁电层与多晶硅沟道之间热工艺兼容性，面向未来 3D NAND 的工艺集成。

        ①引入原子层沉积超薄 Ga₂O₃ 中间层提升栅堆叠热稳定性：该团队利用原子层沉积（Atomic Layer Deposition，ALD）工艺，在 HZO 铁电层与 poly-Si 沟道之间插入厚度约 1 nm 的非晶 Ga₂O₃ 中间层，栅堆叠可以承受最高 900 ℃、30 s 的快速热退火（Rapid Thermal Annealing，RTA）。

        ②抑制界面氧化还原反应，阻挡寄生 SiOₓ 生长：Ga₂O₃ 充当氧扩散阻挡层，抑制氧从 HZO 向 poly‑Si 迁移，抑制寄生 SiOₓ 增厚；减轻 Hf、Zr 元素还原，减少界面金属缺陷，缓解极化电场屏蔽效应。

        ③高温退火后维持高占比铁电正交相：经过 900 ℃ 退火后，插入 Ga₂O₃ 的样品铁电正交相峰面积占比可达约 73 %，器件可实现清晰铁电开关；不设置中间层的对照组器件铁电开关几乎完全消失。

        ④高温条件下获得优异铁电电学性能：插入界面层器件 800 ℃ 退火后双剩余极化 2Pᵣ ≈ 38 µC/cm²；900 ℃ 退火后依旧维持 2Pᵣ ≈ 26 µC/cm²，性能显著优于对照组。

        ⑤多种表征手段揭示界面改性物理化学机制：该团队使用正‑上‑负‑下脉冲测试（Positive‑Up‑Negative‑Down，PUND）电学表征、高分辨透射电镜（High‑Resolution Transmission Electron Microscopy，HRTEM）、掠入射 X 射线衍射（Grazing‑Incidence X‑ray Diffraction，GIXRD）、X 射线光电子能谱（X‑ray Photoelectron Spectroscopy，XPS）、能谱（Energy‑Dispersive X‑ray Spectroscopy，EDS）多套表征手段阐明界面改性机理。

        该团队借助透射电子显微镜（Transmission Electron Microscopy，TEM）、X 射线衍射（X-ray Diffraction，XRD）以及正-上-负-下脉冲测试（PUND）综合表征证实：在 HZO 和多晶硅之间插入约 1 nm 的非晶超薄 Ga₂O₃ 界面层，能够抑制界面 SiOₓ 生长，抑制 HZO/poly-Si 的耦合氧化还原反应，保护铁电正交相；器件经过 900 ℃、30 s 金属化后退火后仍然保留铁电开关；同等工艺条件下无界面层器件无明显铁电开关。900 ℃ 退火正交相占比约 73 %；800 ℃、900 ℃ 退火后双剩余极化分别约为 38 µC/cm²、26 µC/cm²。该 Ga₂O₃ 界面层将 HZO/poly-Si 铁电叠层热预算上限拓展至 900 ℃，为未来 3D NAND 工艺中 HZO 铁电体与多晶硅沟道集成提供可行界面工程方案。

图1. 650 ℃、30 s 退火后的铁电特性。(a) 未插入Ga₂O₃ 界面层器件（红色）与 Ga₂O₃ 插入器件（蓝色）在 ±7 V 下测得的 P-V 滞回回线及 (b) I-V 曲线。(c) 与 (d) 为Ga₂O₃ 器件在 ±5 V 至 ±8 V 范围内测得的 P-V 与 I-V 曲线，显示回线在 ±7 V 下达到饱和，并在 ±8 V 下因额外的高场电流贡献而出现不闭合回线。

图2. 800 ℃、30 s 退火后的铁电特性。(a) 未插入 Ga₂O₃ 界面层器件（红色）与 Ga₂O₃ 插入器件（蓝色）在 ±8 V 下测得的 P-V 滞回回线及 (b) I-V 曲线。(c) 与 (d) 为 Ga₂O₃ 插入器件在 ±5 V 至 ±9 V 范围内测得的 P-V 滞回回线及 I-V 曲线，显示滞回回线随电压渐进扩展直至 ±9 V，并在负偏压下出现圆化的回线角和受抑制的开关峰。

图3. 900 ℃、30 s 退火后电容器的铁电特性。(a) Ga₂O₃ 插入器件在高达 ±11 V 下测得的 P-V 滞回回线及 (b) 净开关电流曲线。(c) 未插入界面层器件在高达 ±10 V 下测得的 P-V 滞回回线及 (d) 净开关电流曲线，显示与未插入界面层器件相比，Ga₂O₃ 插入器件保留了铁电开关峰。

图4. 采用 Ga₂O₃ 界面层的热稳定铁电叠层。(a) TiN/HZO/Ga₂O₃/poly-Si 栅极叠层示意图。(b) 分别在 650 ℃ 与 900 ℃、各 30 s 退火后 HZO/poly-Si 界面的 HRTEM 图像（比例尺：1 nm）。(c) 相同金属化后退火条件下 HZO/Ga₂O₃/poly-Si 界面的 HRTEM 图像，显示保持了结构完整性。(d) 900 ℃、30 s 退火后获得的横截面 STEM 图像及相应的 Hf、Zr、O、Ga、Si 元素 EDS 映射（比例尺：10 nm）。

图5. HZO/Ga₂O₃/poly-Si 叠层的晶体学分析。(a) 650–900 ℃、30 s 退火后薄膜的去卷积 GIXRD 图谱，区分单斜、四方及正交相。(b) 由 GIXRD 去卷积得到的随温度变化的拟合相对峰面积占比。(c) 900 ℃、30 s 退火后样品的横截面 HRTEM 图像及 FFT 图谱（插图）。

DOI：

10.1016/j.jallcom.2026.191305