行业标准
会员新闻

【会员新闻】NCT的新研究——氮掺杂β-Ga₂O₃垂直晶体管,阈值电压≥1.3V,通道迁移率为100cm²V⁻¹s⁻¹

日期:2023-07-07阅读:205

摘要

        使用卤化物气相外延生长的氮掺杂β-Ga2O3高电阻层,展示了高性能的常关multi-fin β-Ga2O3垂直晶体管,其fin宽度为1.0至2.0μm。实现了常关型操作,阈值电压≥1.3V,比导通电阻为2.9mΩ·cm2,栅极电压为+10V时的电流密度为760A cm-2。估计的MOS通道场效应迁移率约为100cm2V−1s−1。这些发现为Ga2O3MOSFET的发展提供了重要见解,并展示了Ga2O3垂直功率器件的巨大潜力。

        β型氧化镓(β-Ga2O3)已经成为电力电子行业的关注点,特别是在电动汽车、电力调节、配电和开关应用方面,因其具有大带隙(4.5-4.9 eV)、高理论击穿电场(6-8 MV cm-1)和超过Si、SiC和GaN的巴利加优值(FOM)。到目前为止,使用β-Ga2O3制造器件的工作已经在积极进行。1-9) 横向晶体管的击穿电压高达8kV 10),并证明了纵向晶体管的击穿电压为2.6kV 11)和5kV 12)。到目前为止,由于难以制造β-Ga2O3的p型导电层,横向晶体管的凹陷栅极结构和垂直晶体管的亚微米fin通道结构已经实现了常关特性,而没有p型掺杂11-13)。然而,这些器件的阈值电压(Vth)在很大程度上取决于凹槽深度或亚微米fin的宽度。因此,在传统的4英寸和6英寸大规模生产线上很难制造出毫米尺寸的功率器件。β-Ga2O3高电阻p-like-well结构,其Vth取决于深层受体的掺杂浓度,如氮(N)14-16)和镁(Mg)16-18)已被研究为替代结构,其中Vth不强烈依赖于凹槽深度或fin的宽度。根据之前的报告,使用分子束外延生长的N掺杂薄层的横向晶体管19)和使用N离子注入层的垂直U型沟槽栅金属氧化物半导体场效应晶体管(MOS FET)20)具有常关特性。然而,前一个晶体管只在亚阈值区域工作,而后一个晶体管由于没有优化N+注入的剂量,需要25V的大的正栅极偏置电压(Vgs)才能工作。在本文中,我们报告了高性能的常关multi-fin β-Ga2O3垂直晶体管(Vth≥1.3V,Ron,sp=2.6mΩ·cm2 @Vgs=10V,μFE∼100cm2V-1s-1),其中fin宽度对Vth的影响很小;它们有一个由卤化物气相外延(HVPE)生长的N掺杂β-Ga2O3厚的高阻层。

        设备的示意结构如图1(a)所示。为了评估MOS通道迁移率,通过HVPE在没有漂移层的(001) n+-β-Ga2O3衬底上生长了一层厚度为3.3μm的N掺杂Ga2O3 well层。第一层n+层([Si]≈1×1016–8×1018cm−3,深度650nm)通过Si注入21),在表面上形成的,深度达500nm,通过在N2将Si在1000℃下退火30分钟,扩散到650nm深度,以连接MOS通道和源接触区。第二层n+层([Si]≈6×1019cm−3,深度200nm)通过硅离子注入并在N2下900°C退火1分钟,在顶部表面形成,以促进源的欧姆接触。在器件制造后,通过次级离子质谱确认了源区域下的掺杂剖面(SIMS;图2)。非Si注入和扩散层的厚度为2.6μm,其中N浓度约为1.0×1016cm−3,Si浓度约为3.0×1015cm−3或更低,Cl浓度约为2.0×1015cm−3。N的来源很可能是HVPE生长过程中的N2载气。在Si注入和扩散后,通过等离子增强化学气相沉积(PECVD)沉积了SiO2蚀刻掩模。通过电子束光刻确定了fin通道,并通过使用CHF3和BCl3进行干法刻蚀形成。得到的fin通道具有近乎垂直的侧壁剖面[图1(b)]。干法刻蚀后,先用HF处理晶片15分钟,以去除SiO2蚀刻掩模和等离子体损伤层。然后,通过原子层沉积法沉积了53nm的SiO2栅介质并在800°C下进行了10分钟的沉积后退火。通过电子束蒸发(EBE)沉积了70nm的Cr栅金属。接下来,从fin底部到顶部通过PECVD沉积了厚SiO2间隔层。通过使用CHF3和Cl2/O2进行干法刻蚀,将SiO2间隔层和Cr栅金属刻蚀到距离fin顶部下方600nm处。然后,在fin顶部去除SiO2后,通过EBE沉积在fin顶部的源电极(Ti/Au)和n+-β-Ga2O3衬底背面的漏电极(Ti/Au)。

图1. (a) 具有多fin的Ga2O3垂直fin晶体管的截面示意图。(b) fin通道的扫描电子显微镜(SEM)横截面图。(c) fin宽度为∼2.0μm、fin顺时针旋转60°的multi-fin器件的光学图像。

图2.在Sn掺杂的Ga2O3衬底上,SIMS显示了0.65 μm深度的Si注入的3.3 μm厚N掺杂Ga2O3外延层。

        图1(c)显示了制造的multi-fin装置的俯视图。将0°定义为沿[010]方向具有类似(100)侧壁的fin,对fin顺时针旋转60°的器件进行了测试。器件的fin宽度(Wfin)为1.0、1.5和2.0μm,间距分别为6.0、6.5和7.0μm。

        图3(a)和图3(b)显示了晶体管的传输特性和阈值电压Vth与Wfin的关系。在这里,电流密度(J)通过活动区域A(fin的数量10×间距×fin长度60 μm)进行归一化。阈值电压Vth是通过在Vgs=2V和3V之间线性外推Jd-Vgs特性获得的。除非另有说明,讨论的器件特性是在Vth稳定后的状态下进行的。从图3(a)可以看出,无论Wfin如何,这些器件的阈值电压Vth均超过1V,开关比>108,并且电流密度>1A cm−2(Vgs=3V,Vds=0.1V)。在实验中,随着Wfin的减小,Jd max也会减小。这是因为SiO2的蚀刻背面处理对于Wfin=2μm图案进行了优化,因此当Wfin减小到1.5、1.0 μm时,栅极的顶部从掺杂的n+层降低,导致源-沟道电阻大幅增加。图3(b)显示了Vth和Wfin的关系。空心和实心圆表示Vth的实验结果,实线和虚线表示n沟道FinFET的Vth计算结果。空心和实心圆表示从第一个上升传输Jd-Vgs扫描和随后的Jd-Vgs扫描中提取的新产生的和稳定的Vth。在随后的Jd-Vgs扫描中,Vth增加了0.3-0.6V并稳定。这种不稳定性归因于由于电子在MOS界面或SiO2内部被捕获而导致的负界面电荷密度增加。捕获的电子密度估计为1.2-2.6×1011cm2。由于这些陷阱具有较长的发射时间常数,从稳定状态回到新的状态需要超过两周的时间。线条显示了n沟道FinFET的计算Vth与Wfin的关系。Vth通过以下公式(1)获得:

图3. (a) 具有不同通道宽度的垂直晶体管的传输Jd-Vgs特性。(b) Vth与fin通道宽度的关系。实心圆点表示本实验中得到的实验结果。实线表示n沟道FinFETs的计算Vth

Vth:阈值电压,φms:金属和半导体的功函数差。

ND:供体浓度,W:Wfin/2,ε0:真空度。

εs:Ga2O3的相对介电常数,Cox:氧化膜的电容。

        如实线所示,在ND为0.5–1.0×1016cm−3的条件下,即HVPE实验中展示的最低值,Vth对Wfin有很大依赖性,需要0.4–0.5 μm或更小的Wfin才能获得通常关断特性。另一方面,如虚线所示,如果ND可以降低到1.0×1014cm−3,Vth对Wfin的依赖性会减弱,即使在1 μm或更大的情况下也可以获得通常关断特性。在N掺杂通道中,深受主杂质(N)的浓度高于施主杂质(Cl和Si),如图2所示。因此,施主在N掺杂通道中完全被深受主补偿,Vth对Wfin的依赖性减弱。此外,深受主能级可能提高N掺杂通道中的费米能级,进一步增加Vth

        图4(a)显示了具有Wfin约为2.0μm的器件的Jd-Vgs特性。该器件具有Vth约为1.9V(Vds=0.1 V)和开关比>108。亚阈值斜率约为90mV dec−1。图4(b)显示了N掺杂MOS FET的估计场效应迁移率。约为100 cm2V−1s−1的场效应迁移率是由HVPE无意掺杂外延层(ND-NA=1×1016cm−3)的霍尔迁移率(150cm2V−1s−1)的三分之二。使用公式(2)估计FET:

图4.(a)Wfin为∼2.0μm、间距为7.0μm时的转移Jd-Vgs特性。(b) Wfin为∼2.0 μm的场效应迁移率特性。

        将沟道电流的值设定为漏极电流ID的1/20(该器件有10个fin,在有源区A有两个侧壁),从图2的SIMS剖面中获取的沟道长度Lch(2.6μm),沟道宽度等于fin长度Lfin(60μm),根据同一晶片上MOS电容器估计的栅介质薄膜的介电常数εr(4.06),以及SiO2厚度tOX(53nm)。通过减少MOS界面处的粗糙散射和库仑散射,可以实现高电子迁移率(100cm2V−1s−1),因为沟道中较低的N受主浓度(1.0×1016cm−3)在正向栅偏条件下降低了MOS界面处的有效电场。这种迁移率对于600–3000 V MOS FET应用非常有吸引力,其中Ron,sp受到与迁移率的倒数成比例的MOS沟道电阻的限制。

        图5显示了一个Wfin约为2.0 μm的器件的Jd-Vds特性。根据测量,Ron,sp(电阻面积产品)确定为2.9mΩ·cm2(Vgs=10V),Jd为760A cm−2(Vgs =10V,Vds=5V)。计算得出的Ron,sp包含了衬底串联电阻,为1.5 mΩ·cm2(ND=4×1018 cm−3,μ=47cm2V−1s−1,t=550μm);因此,实际的MOS沟道电阻Rch,sp应为1.4 mΩ·cm2

图5.输出Jd-Vds特性

        总结来说,我们成功展示了高性能的常关型β-Ga2O3垂直场效应晶体管。通过引入由HVPE生长的N掺杂β-Ga2O3高阻层,降低了fin宽度对Vth的影响。在multi-fin器件中实现了Ron,sp2.9mΩ·cm2、Jd760A cm−2和约100cm2V−1s−1的迁移率。这些结果对于β-Ga2O3功率晶体管的开发是一项重要进展。

参考文献

[1)]Green A. J. et al. 2016 IEEE Electron Device Lett. 37 902

[2)]Mun J. K., Cho K., Chang      W., Jung H.-W. and Jaewon D. 2019 ECS J. Solid State Sci. Technol. 8 3079

[3)]Bhattacharyya A., Ranga      P., Roy S., Peterson C., Alema F., Seryogin G., Osinsky A. and      Krishnamoorthy S. 2021 IEEE Electron Device Lett. 42 1272

[4)]Sasaki K., Thieu Q. T.,      Wakimoto D., Koishikawa Y., Kuramata A. and Yamakoshi S. 2017 Appl. Phys. Express 10 124201

[5)]Tadjer M. J. et al. 2021 J. Vac. Sci. Technol. A 39 033402

[6)]Kalarickal N. K., Xia Z.,      Mcglone J., Liu Y., Moore W., Arehart A., Ringel S. and Rajan S.      2020 J. Appl. Phys. 127 215706

[7)]Kamimura T., Nakata Y. and      Higashiwaki M. 2020 Appl. Phys. Lett. 117 253501

[8)]Zhang Y. et al. 2018 Appl. Phys. Lett. 112 173502

[9)]Wakimoto D., Lin C.-H.,      Thieu Q. T., Miyamoto H., Sasaki K. and Kuramata A. 68th JSAP Spring Meeting

[10)]Sharma S., Zeng K., Saha      S. and Singisetti U. 2020 IEEE Electron Device Lett. 41 836

[11)]Li W., Nomoto K., Hu Z.,      Nakamura T., Jena D. and Xing H. G. IEDM, 2019, 12.4.1

[12)]Wakimoto D., Lin C.-H.,      Thieu Q. T., Miyamoto H., Sasaki K. and Kuramata A. 82nd JSAP Autumn Meeting

[13)]Chabak K. D. et al. 2018 IEEE Electron Device Lett. 39 60

[14)]Mishra A., Moule T., Uren      M. J., Hoi Wong M., Goto K., Murakami H., Kumagai Y., Higashiwaki M. and      Kuball M. 2020 Appl. Phys. Lett. 117 243505

[15)]Onuma T., Nakata Y.,      Sasaki K., Masui T., Yamaguchi T., Honda T., Kuramata A., Yamakoshi S. and      Higashiwaki M. 2018 J. Appl. Phys. 124 075103

[16)]Hartwin Peelaers J. L.,      Lyons J. B., Varley and Van de Walle C. G. 2019 APL Mater. 7 022519

[17)]Bhandari S. and Zvanut M.      E. 2021 J. Appl. Phys. 129 085703

[18)]Zhou J., Chen H., Fu K.      and Zhao Y. 2021 J. Mater. Res. 36 4832

[19)]Kamimura T., Nakata Y.,      Wong M. H. and Higashiwaki M. 2019 IEEE Electron Device Lett. 40 1064

[20)]Ma Y. et al. 2023 IEEE Electron Device Lett. 44 384

[21)]Sasaki K., Higashiwaki M.,      Kuramata A., Masui T. and Yamakoshi S. 2013 Appl. Phys. Express 6 086502