【器件论文】SiO₂/p-GaN MOS 结构中的 GaOx 层间空穴陷阱及其通过低温栅极电介质沉积的抑制作用

        由日本大阪大学的研究团队在学术期刊 Applied Physics Letters 发布了一篇名为 GaO_x interlayer-originated hole traps in SiO₂/p-GaN MOS structures and their suppression by low-temperature gate dielectric deposition（SiO₂/p-GaN MOS 结构中的 GaO_x 层间空穴陷阱及其通过低温栅极电介质沉积的抑制作用）的文章。

摘要

        该研究探讨了等离子增强化学气相沉积（PECVD）过程中 SiO₂ 沉积温度对 p 型 GaN MOS 结构中快速空穴陷阱（导致‌表面电势钉扎现象）的影响。该团队估算了 SiO₂/GaN 界面处氧化镓（GaO_x）层的厚度，并分析了其与空穴陷阱产生的关联。结果表明，在 200°C 下沉积的 SiO₂/GaN MOS 结构中，快速空穴陷阱的数量较少，GaO_x 中间层的厚度也较薄，相较于在 400°C 下沉积的样品更具优势。此外，在 200°C 沉积的样品中，600°C 以下的退火不会导致快速空穴陷阱和 GaO_x 层厚度的增加，而在 800°C 的氧气环境退火后，快速空穴陷阱的数量显著增加，并伴随 GaO_x 中间层的生长。这些研究结果表明，SiO₂/GaN MOS 结构中的快速空穴陷阱主要源于 GaO_x 中间层内的热诱导缺陷，并且采用低温 SiO₂ 沉积工艺可以有效减少快速空穴陷阱的形成。

原文链接：

https://doi.org/10.1063/5.0246368