【国内新闻】“韬定律”：华为提出全球半导体新原则

        华为正式发表半导体领域新定律

        晶体管密度与系统性能通过逻辑折叠技术实现新突破

        2026国际电路与系统研讨会25日在上海举行，华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中，正式发表“韬（τ）定律”。这是中国在全球半导体领域首次提出指导产业发展的新原则。基于该定律，华为过去六年已成功设计并量产了381款芯片。今年秋季，华为将发布新的麒麟手机芯片，完整采用逻辑折叠技术，大幅提升相关性能。

华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中，正式发表“韬（τ）定律”。摄影：林渊

        “韬定律”的核心，是以“时间缩微”替代传统“几何缩微”路径，通过系统性降低时间常数（τ）与信号传播时延，持续提升芯片与电子系统整体性能。

        过去数十年，半导体行业长期遵循摩尔定律，通过不断缩小晶体管尺寸来提升晶体管密度与芯片性能。然而，随着先进制程逐渐逼近物理与成本极限，“几何缩微”带来的性能与成本红利正在减弱。如何在后摩尔时代继续推动算力演进，已成为全球半导体产业共同面对的重要课题。

        在这一背景下，“韬定律”提出了新的技术思路：相比单纯依赖更先进制程节点，其更强调通过器件、电路、芯片到系统层面的协同优化，提高整体运行效率。

        其中，支撑“韬定律”的关键技术之一便是“逻辑折叠（Logic Folding）”。

        摩尔定律依赖不断缩小晶体管尺寸（几何缩微），但现在先进制程已经越来越接近物理和成本极限。华为提出的“韬定律”，则把重点从“尺寸”转向“时间”，核心目标是降低芯片内部信号传输的延迟（时间常数 τ）。

        而“逻辑折叠”可以理解成一种系统级优化：不是单纯堆更多晶体管，而是通过功能复用、路径压缩、时序优化等方式，让芯片内部协同效率更高，相当于“少绕路、少等待、提高利用率”。该技术并非单纯增加晶体管数量，而是通过功能复用、路径压缩与时序优化等方式，减少芯片内部信号传输路径与等待时间，从系统层面实现性能跃迁。

        某种意义上，“韬定律”并不是对摩尔定律的完全替代，而更像是在先进制程逼近极限背景下，一条面向后摩尔时代的新型半导体演进路径。

        根据现场披露的信息，预计到2031年，基于“韬定律”的高端芯片晶体管密度有望达到等效1.4纳米制程水平。

        针对半导体行业未来的发展，何庭波表示：“未来一定属于开放合作。在‘韬定律’的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。”