论文分享
【会员论文】西电郝跃院士、马晓华教授、李园副教授等人团队：基于FD-OSIQ电热协同设计的影响：正向电压应力下β-Ga₂O₃沟槽二极管的反向特性退化研究
日期：2026-06-29阅读：17
据中国经济时报报道，在 2023 年中国光谷九峰山论坛暨化合物半导体产业大会上，中国科学院院士郝跃教授指出，虽然氧化物半导体距离大规模产业化应用仍有一定距离，但其广阔的应用前景已清晰可见。与氮化镓（GaN）和碳化硅（SiC）相比，氧化物半导体的禁带宽度更宽，理论上能够实现更低的导通损耗。然而，散热问题仍是制约其产业化的核心瓶颈。
器件级的热电特性细节与可靠物理依据，是构建（超）宽禁带半导体功率器件自洽电热耦合模型、开展稳态与瞬态热电特性数值仿真、以及进行电热协同优化设计的重要前提。西安电子科技大学的李园副教授长期聚焦这一关键科学问题，针对阻碍 β-Ga₂O₃ 功率器件走向成熟的核心挑战——器件过热问题，系统突破了多项基础表征与建模关键技术：基于 TDTR（Time-Domain Thermo-reflectance）光学表征的 β-Ga₂O₃ 器件未知热物性参数精确测试技术、基于 TTI（Transient Thermal Imaging）热反射成像的 β-Ga₂O₃ 器件复杂瞬态工况热电特性表征技术、联合材料-器件-封装测试分析的 β-Ga₂O₃ 器件热电耦合正向物理建模技术。在此基础上，她开展了 β-Ga₂O₃ MOS 型沟槽二极管、MOSFET 等器件的电热协同设计与热控系统技术的系列研究，建立了高精度（超）宽禁带半导体功率器件电热耦合建模与协同优化设计的研究框架。
其代表性研究成果包括：
·An Electro-Thermal Co-Designed Ga₂O₃ [100] Trench Power Diode Featuring Ferroelectric Dielectric
·Electro-Thermal Co-Design β-Ga₂O₃ MOS-Type Trench Diode Based on Optimized Trench-Sidewall Interface Quality Strategy and Mechanism Study
·Implications for FD-OSIQ-Based Electrothermal Co-Design: Degradation of Reverse Performance in β-Ga₂O₃ Ferroelectric Trench Diodes Under Forward-Voltage Stress
·Electro-Thermal Improvement in a β-Ga₂O₃ Cage-Integrated Slanted-Fin MOSFET
·The Diamond-Plate Double-Side-Cooled β-Ga₂O₃ SBD Prototype with an Ultra-Low RθJC of 0.24 K/W
该系列工作突破了传统单一物理场设计的局限，深度整合电学与热学的耦合机制，系统揭示了 β-Ga₂O₃ 器件在稳态与瞬态工况下电场-热场及其相互作用的物理机理，为器件结构优化、电热协同设计以及提升工作鲁棒性提供了重要理论支撑。该研究框架对推动（超）宽禁带半导体功率器件的工程化应用与产业化进程，具有重要的理论价值和指导意义。
以下是本系列第三篇工作的相关报道。
由西安电子科技大学郝跃院士、马晓华教授、李园副教授联合山东大学、中国航天科技集团第九研究院北京微电子技术研究所的研究团队在学术期刊 IEEE TRANSACTIONS ON ELECTRON DEVICES 发布了一篇名为 Implications for FD-OSIQ-Based Electrothermal Co-Design: Degradation of Reverse Performance in β-Ga₂O₃ Ferroelectric Trench Diodes Under Forward-Voltage Stress（基于 FD-OSIQ 电热协同设计的影响分析：正向电压应力下 β-Ga₂O₃ 沟槽二极管的反向特性退化研究）的文章。
背 景
β-Ga₂O₃ 作为超宽禁带半导体，具备 8 MV/cm 的极高临界击穿电场，是高压功率器件的理想材料。沟槽 MOS 结构可重塑器件内部电场分布，缓解平面器件表面电场集中带来的漏电流问题，器件击穿电压突破 3 kV，充分释放巴利优品质因数理论性能上限。但该器件体系存在两大核心瓶颈：一是干法刻蚀带来沟槽侧壁损伤，界面态密度大幅升高，正向导通电流衰减，且 [100] 晶向沟槽侧壁劣化程度远高于 [010] 晶向；二是 β-Ga₂O₃ 本征导热系数极低且各向异性，[100]、[010] 晶向导热系数仅 0.27 W/cm・K、0.11 W/cm・K，远低于 GaN、SiC，热管理难度极大。
现有优化侧壁界面质量（OSIQ）方案引入铁电介质，利用正向电压应力（FVS）诱发铁电极化电场缓解沟槽侧壁界面态俘获，可充分利用 [100] 晶向侧壁更高导热系数，实现电热协同设计，缓解材料低热导缺陷。但现有研究仅验证该方案正向性能增益，忽略正向电压应力对铁电介质本身、器件反向耐压的退化效应；同时金属-铁电-金属电容电应力下漏电退化已有报道，FD-OSIQ 电热共设计方案的长期可靠性、反向性能衰减机理尚不明确。基于此，本文制备 HfO₂、铁电 HfCeO₂ 栅介质 β-Ga₂O₃ 沟槽 MOS 二极管，系统阐明了正向电压应力引发的反向 I-V 退化的完整物理机制，为铁电 OSIQ 电热共设计提供可靠性理论指导。
主要内容
优化侧壁界面质量（OSIQ）策略利用铁电介质中正向电压应力（FVS）诱导的极化电场大幅降低沟槽侧壁界面态密度。该方法可利用更高热导率— [100] 晶向沟槽侧壁，建立 β-Ga₂O₃ 沟槽器件可行的电热协同设计路径，有效缓解 β-Ga₂O₃ 本征低热导率限制。与此同时，本文进一步研究了铁电 HfCeO₂ 介质 β-Ga₂O₃ MOS 型沟槽二极管的反向 I-V 特性，发现正向电压应力会同步劣化 HfCeO₂ 介质介电特性并提升边界陷阱密度。两类退化机制协同作用，对 β-Ga₂O₃ 沟槽器件反向 I-V 特性造成影响。该研究成果为基于 FD-OSIQ 方法实现高可靠性 β-Ga₂O₃ 沟槽器件电热协同优化提供关键理论依据与设计指导。实验制备了 HfO₂ 介质沟槽二极管（HSTD）与铁电 HfCeO₂ 介质沟槽二极管（FSTD），施加 14 V、2 ms 正向电压应力，采用半导体参数分析仪测试正、反向电流电压特性；制备金属- HfO₂ -金属（MHM）、金属- HfCeO₂ -金属（MFM）结构完成铁电性能表征；通过椭偏仪表征 FVS 前后 HfCeO₂ 薄膜紫外-红外介电光谱，结合 Lyddane–Sachs–Teller（LST）关系式计算静态介电常数；采用电导法提取 MOS 电容界面态密度，利用频域双向 C-V、脉冲 C-V 测试提取边界陷阱密度；结合 TCAD 仿真分析电场、电流密度分布，带图解析反向漏电流隧穿机制；最终阐明 FVS 劣化反向性能的双重耦合机理。
创新点
·首次揭示 FD-OSIQ 电热协同设计方案存在固有性能权衡：FVS 虽优化沟槽侧壁界面质量、提升正向热电性能，但会同步劣化器件反向耐压与反向漏电流性能。
·多维度定量表征 FVS 对 HfCeO₂ 铁电介质的损伤：借助椭偏测试证实应力引发氧空位、晶格畸变，导致高低频介电常数、声子振动频率退化，从材料晶格层面阐明介质本征性能衰减机理。
·区分界面态 Dᵢₜ 与边界陷阱 Nᵦₜ 两类缺陷的差异化演化规律：验证 FVS 仅小幅降低界面态密度，但显著提升介质内部边界陷阱浓度，确定边界陷阱是反向漏电恶化的核心缺陷源。
·区分 HfO₂ 与 HfCeO₂ 器件漏电主导机制：HSTD 器件漏电以 FN 隧穿为主，FSTD 器件始终以陷阱辅助隧穿（TAT）为主；FVS 加剧 HfCeO₂ 器件 TAT 效应，结合 TCAD 电场、电流密度仿真完整复现反向性能退化全过程。
·建立正向电压应力下铁电沟槽二极管反向性能耦合退化模型，为后续改善 FD-OSIQ 方案可靠性、抑制应力劣化提供完整理论支撑。
结 论
该团队揭示了基于 HfCeO₂ 介质的 β-Ga₂O₃ MOS 型沟槽二极管 OSIQ 策略存在关键性能权衡：器件界面质量提升是以反向耐压性能劣化为代价。研究阐明正向电压应力会同步劣化 HfCeO₂ 介质介电性能并提升边界陷阱密度。未来缓解该应力诱导退化效应，是通过 FD-OSIQ 方案实现高可靠电热协同设计 β-Ga₂O₃ 沟槽器件的核心关键。
项目支持
本工作得到国家自然科学基金项目（批准号：62204187）资助。
图 1. (a) 制备得到的含 HSTD 与 FSTD 结构 β-Ga₂O₃ MOS 型沟槽二极管截面示意图；(b) 搭载 HfO₂、HfCeO₂ 介质层的 β-Ga₂O₃ 沟槽 MOS 电容截面示意图。
图 2. (a)(b) 金属- HfO₂ -金属（MHM）结构、(c)(d) 金属- HfCeO₂ -金属（MFM）结构的极化-电场（P-E）与电流-电场（I-E）曲线。
图 3. 正向电压应力（FVS）施加前后 (a) HSTD 器件、(b) FSTD 器件正向电流-电压特性曲线。
图 4. 正向电压应力（FVS）施加前后 (a) HSTD 器件、(b) FSTD 器件反向电流-电压特性曲线。
图 5. 正向电压应力（FVS）施加前后 HfCeO₂ 材料 (a) 紫外、(b) 红外介电光谱；插图为测试结构示意图。
图 6. 正向电压应力（FVS）施加前 (a) HfO₂ MOS 电容、(c) HfCeO₂ MOS 电容；施加后 (b) HfO₂ MOS 电容、(d) HfCeO₂ MOS 电容的 Gp/ω 曲线。
图 7. 正向电压应力（FVS）施加前后 (a) HfO₂ MOS 电容、(b) HfCeO₂ MOS 电容界面态密度 Dᵢₜ 对比。
图 8. HfO₂ 与 HfCeO₂ MOS 电容频域双向电容-电压特性；(a) FVS 前 HfO₂ MOS 电容；(c) FVS 前 HfCeO₂ MOS 电容；(b) FVS 后 HfO₂ MOS 电容；(d) FVS 后 HfCeO₂ MOS 电容。
图 9. 基于频域双向 C-V 测试提取的、FVS 施加前后 (a) HfO₂、(b) HfCeO₂ MOS 电容边界陷阱密度Nbt 随频率变化曲线。
图 10. FVS 施加前后 (a) HfO₂、(b) HfCeO₂ MOS 电容滞回环宽度随脉冲宽度变化曲线；插图为脉冲 C-V 测试波形。
图 11. FVS 施加前后 (a) HSTD、(b) FSTD 器件漏电流隧穿机理拟合曲线；包含 FN 隧穿拟合、TAT 隧穿拟合。
图 12. 460 V 反向偏置下 TCAD 仿真电场分布云图；(a) FVS 前 HSTD；(b) FVS 后 HSTD；(c) FVS 前 FSTD；(d) FVS 后 FSTD。
DOI:
10.1109/TED.2026.3688208
