【国内论文】ISPSD 2026丨双漂移层+深沟槽协同设计！中国科大龙世兵教授团队联合新加坡国立大学实现高性能β-Ga₂O₃ HJBS二极管

        由来自中国科学技术大学龙世兵教授、徐光伟教授、周选择副研究员联合新加坡国立大学的研究团队在会议 2026 IEEE 38th International Symposium on Power Semiconductor Devices and ICs (ISPSD) 发布了一篇名为 0.79 mΩ·cm² and 1.1 kV  Vertical Mo/β-Ga₂O₃ Deep-Trench-HJBS Diode with Double Drift Layers（具备 0.79 mΩ·cm² 导通电阻与 1.1 kV 耐压的垂直 Mo/β-Ga₂O₃ 深沟槽异质结肖特基二极管（双漂移层结构））的文章。

        碳中和发展目标推动宽禁带半导体与功率电子技术革新，为整个能源体系带来颠覆性发展潜力。功率器件是电能高效转换的核心，降低器件能量损耗、提升系统整体效率离不开高性能功率二极管。β-Ga₂O₃ 属于超宽禁带半导体材料，禁带宽度约 4.8 eV，临界击穿电场可达 8 MV/cm，理论巴利优值是硅材料的 3444 倍；同时 β-Ga₂O₃ 可采用熔体生长法制备高质量单晶衬底，能够低成本、规模化制备，是高压、低损耗功率器件的理想材料。

        碳化硅高压功率器件普遍采用降低表面电场（RESURF）结构缓解开启电压与反向漏电流的折中矛盾，但 β-Ga₂O₃ 无法实现本征双极掺杂，传统双极型 RESURF 工艺难以落地。现有研究引入禁带宽度 3.4~4 eV 的 p-NiO 构建异质结势垒肖特基（HJBS）二极管，依靠 p-NiO 与 n 型 β-Ga₂O₃ 形成的 pn 结横向耗尽作用抑制反向漏电流；相较于表层 p 型结构，沟槽侧壁内嵌 p-NiO 的耗尽效果更强。

        目前 β-Ga₂O₃ 功率器件研究存在两大核心瓶颈：一是选用低势垒金属降低开启电压时，镜像力致势垒降低效应会使高压反向漏电流大幅上升；二是减薄外延漂移层、提升掺杂浓度降低导通电阻的方案，会削弱器件耐压能力。现有浅沟槽 β-Ga₂O₃ 器件侧壁导电面积有限，导通损耗优化不足，且缺少双层漂移层、深沟槽、侧壁 p-NiO 三者协同的一体化结构方案，无法同时实现千伏级耐压、极低比导通电阻、极低反向漏电流，因此本文提出新型深沟槽双层漂移层异质结势垒肖特基二极管结构解决上述折中难题。

        本文制备了一种具备双层漂移层结构的垂直型 β-Ga₂O₃ 深沟槽异质结势垒肖特基（DT-HJBS）二极管。器件采用低功函数金属钼（Mo）作为阳极，实现低开启电压（V_on）；同时在沟槽侧壁溅射制备 p-NiO 薄膜，可有效抑制反向漏电流（J_R）。双层漂移层结构能够在击穿电压（V_BR）与比导通电阻（R_on,sp）之间实现良好折中，显著提升器件功率优值（PFOM）。此外，通过加深沟槽深度、缩小鳍条宽度以提升鳍条排布密度，可扩大侧壁导电面积，进一步降低器件比导通电阻 R_on,sp。最终，该深沟槽异质结势垒肖特基二极管实现了 0.79 mΩ・cm² 的超低比导通电阻，- 1000 V 反向偏压下反向漏电流密度 J_R 低于 1 μA/cm²，击穿电压达 1088 V，功率优值高达 1.5 GW/cm²，在高性能功率二极管领域具备极大应用潜力。

        ①结构创新：提出双层漂移层垂直 Mo/β-Ga₂O₃ 深沟槽异质结势垒肖特基（DT-HJBS）二极管，上层轻掺杂薄漂移层+下层高掺杂厚漂移层协同优化，平衡器件耐压与比导通电阻，提升功率优值 PFOM；

        ②电极与异质结协同设计：采用低功函数金属 Mo 作为肖特基阳极降低开启电压 V_on；沟槽侧壁溅射包覆 p-NiO，依靠 pn 异质结横向耗尽效应大幅抑制反向漏电流 J_R，解决低开启电压与低漏电流的固有折中矛盾；

        ③沟槽形貌优化方案：优化 ICP-RIE 干法刻蚀工艺，选用最优刻蚀配方降低沟槽侧壁粗糙度，实现侧壁均匀连续的 p-NiO 保形覆盖；通过加深沟槽、缩小鳍条宽度提升鳍密度，扩大侧壁导电面积，进一步降低比导通电阻 R_on,sp；

        ④性能突破：该器件同时实现 0.79 mΩ・cm² 超低比导通电阻、- 1000 V 下 J_R<1 μA/cm² 极低反向漏电流、1088 V 千伏级击穿电压、1.5 GW/cm² 超高功率优值，综合性能优于已报道垂直型 β-Ga₂O₃ 二极管。

        综上，本文研制了一种带有双层漂移层的垂直型 Mo/β-Ga₂O₃ 深沟槽异质结势垒肖特基二极管。双层外延结构设计可在降低器件比导通电阻的同时提升器件耐压能力。低功函数金属 Mo 形成低势垒肖特基结，能够降低器件开启电压；同时，沟槽侧壁内嵌的 p-NiO 层产生横向耗尽效应，可有效抑制肖特基有源区的反向漏电流。此外，增大沟槽深度、减小鳍条宽度能够扩大侧壁有效导电面积，进一步降低比导通电阻。最终，该深沟槽异质结势垒肖特基二极管同时实现了 0.79 mΩ・cm² 的超低比导通电阻、- 1000 V 偏压下低于 1 μA/cm² 的低漏电流密度、1088 V 的千伏级击穿电压以及 1.04 V 的开启电压。上述结果证明 β-Ga₂O₃ 功率器件在低导通损耗高压应用场景中具备广阔应用前景。

图 1 (a) 双层漂移层 Mo/β-Ga₂O₃ 深沟槽异质结势垒肖特基二极管结构示意图 (b) 制备器件单胞截面 SEM 图 (c) 采用 1/C²-V 线性拟合提取得到 N_D1=1×10¹⁶ cm⁻³ (d) 采用 1/C²-V 线性拟合提取得到 N_D2=1.5×10¹⁷ cm⁻³ (e) p-NiO/β-Ga₂O₃ 异质结二极管与 β-Ga₂O₃ 肖特基二极管的 C-V 与 1/C²-V 特性曲线，基于异质 pn 结 C-V 模型在 - 3~0 V 区间通过 1/C-V 线性拟合提取得到 N_A=2.1×10¹⁵ cm⁻³，ε_NKO、ε_GO、V_bi 分别代表 p-NiO 介电常数、β-Ga₂O₃ 介电常数、内建电势。

图 2 Mo/β-Ga₂O₃ 深沟槽异质结势垒肖特基二极管主要制备工艺流程。

图 3 (a)~(c) 表 1 中三种刻蚀配方下 β-Ga₂O₃ 干法刻蚀结果；提高射频功率可有效降低等离子体对侧壁的化学刻蚀，减小刻蚀表面粗糙度并保持陡直侧壁；(d)~(f) 对应图 2 中第 7~9 步制备工艺。

图 4 (a)~(b) Mo/β-Ga₂O₃ 深沟槽异质结势垒肖特基二极管与 β-Ga₂O₃ 沟槽 PN 二极管单胞结构示意图；(c)~(d) 深沟槽异质结势垒肖特基二极管与沟槽 PN 二极管正向 I-V 特性；亚阈值区间内器件呈现两段式开启特性，低偏压下导通由势垒更低的 Mo/β-Ga₂O₃ 肖特基结主导；电压进一步升高后 NiO/β-Ga₂O₃ 异质结导通，电流显著提升，出现第二段开启过程。

图 5 (a)~(b) Mo/β-Ga₂O₃ 深沟槽、浅沟槽异质结势垒肖特基二极管单胞结构示意图；(c)~(e) 深沟槽与浅沟槽器件正向 I-V 特性；深沟槽器件依靠侧壁新增导电通路实现全导通状态下更低的比导通电阻；肖特基特性参数 qΦ_B 与开启电压 Vₒₙ 不受沟槽刻蚀深度影响。

图 6 (a)~(b) 鳍条宽度 W 分别为 6.5、5、3.5、2.5 μm 的深沟槽异质结势垒肖特基二极管正向 I-V 特性；(c) 鳍条宽度 2.5~6.5 μm 器件提取的比导通电阻与拟合模型高度吻合；(d) 无侧壁 pn 结深沟槽器件导通电阻推导模型，A 为方形电极边长，取值 100 μm。

图 7 (a) - 1000 V 反向偏压下深沟槽、浅沟槽异质结势垒肖特基二极管空间电荷分布仿真结果；提取 - 1000 V 下两种器件顶部横向截线（A-B）电场分布，内嵌图为器件截线位置；常规肖特基二极管、浅沟槽、深沟槽器件反向 I-V 特性对比。

图 8 现有主流垂直型 β-Ga₂O₃ 二极管性能对标图：(a) 比导通电阻-击穿电压关系曲线 (b) 功率优值-开启电压关系曲线。

DOI:

10.1109/ISPSD64561.2026.11553594