【会员论文】APL丨 厦门大学杨伟锋教授团队实现 2.71 kV 氧化镓异质结二极管，揭示开态电应力下陷阱调控机制

        由厦门大学杨伟锋教授研究团队在学术期刊 Applied Physics Letters 发布了一篇名为 2.7-kV CuCrO₂/Ga₂O₃ heterojunction diode with stepped-mesa termination and on-state electrical stress reliability（具有阶梯台面终端的 2.7 kV CuCrO₂/Ga₂O₃ 异质结二极管及其开态电应力可靠性）的文章。

        氧化镓（β-Ga₂O₃）拥有 4.9 eV 超宽禁带与超高理论击穿场强，是高压功率整流器件核心材料，但其 p 型掺杂困难限制双极型器件制备，目前 p 型氧化物异质结是主流解决方案。CuCrO₂ 具备合适 p 型导电能力、宽光学带隙与高温化学和热稳定性，适配氧化镓功率器件工艺窗口。常规平面场板终端器件边缘电场集中严重，击穿电压偏低，难以满足千伏级电力电子装备需求；现有研究仅对比静态耐压与导通损耗，缺乏长时间导通电应力可靠性系统验证，同时器件退化对应的漏电流陷阱输运机制未定量解析。当前各类氧化镓异质结二极管缺少兼顾高击穿电压、低比导通电阻与抗电应力稳定性的阶梯终端结构方案，无法同时满足静态性能与长期工况可靠性双重要求，成为宽禁带功率器件产业化关键技术空白。

        本研究制备集成阶梯台面终端的垂直 CuCrO₂/β-Ga₂O₃ p-n 异质结二极管，以提升器件耐压性能与导通可靠性。优化后器件击穿电压达 2.71 kV，比导通电阻 5.84 mΩ・cm²，功率优值 1.3 GW/cm²。TCAD 仿真证实阶梯梅萨结构可有效缓解终端边缘电场集中，提升耐压能力。采用 “测试-应力-复测” 方案分别在恒压、恒流应力条件下测试器件导通稳定性，器件开启电压基本无变化，动态导通电阻小幅上升，应力移除后电学特性可大幅恢复。变温反向电流测试表明高场漏电流由陷阱辅助普尔-弗伦克尔发射主导，陷阱势垒高度约 0.35 eV。结合可恢复应力特性与漏电流机理分析，应力诱发电学波动主要源于本征陷阱态可逆捕获/释放电子。该研究证明阶梯台面终端 CuCrO₂/β-Ga₂O₃ 异质结二极管为高可靠千伏级超宽禁带功率整流器提供可行方案。

        ①提出适用于垂直 CuCrO₂/β-Ga₂O₃ 异质结二极管的阶梯台面终端结构，缓解器件边缘电场集中。

        ②实现 2.71 kV 击穿电压、5.84 mΩ・cm² 比导通电阻，功率优值达 1.3 GW/cm²。

        ③系统完成恒压、恒流导通电应力可靠性测试，器件应力带来性能漂移具备可逆特性。

        ④阐明反向漏电流遵循普尔-弗伦克尔发射机制，陷阱势垒 0.35 eV，电应力波动来源于陷阱可逆电子捕获与释放。

        综上，本研究制备优化阶梯台面终端高性能垂直 CuCrO₂/β-Ga₂O₃ 异质结二极管，器件击穿电压 2.71 kV，同时保持 5.84 mΩ・cm² 低比导通电阻。长时间导通电应力测试下器件电学参数稳定性优异，开启电压基本不变；恒压、恒流 1000 s 应力后动态导通电阻仅分别上升 6.3%、6.7%。变温反向电流测试证实高场漏电流由陷阱辅助普尔-弗伦克尔发射主导，陷阱势垒高度约 0.35 eV。结合漏电流机理与导通应力演化规律，应力带来电学变化主要为本征陷阱态可逆捕获、释放电子所致。研究表明阶梯台面终端 CuCrO₂/β-Ga₂O₃ 异质结二极管同时具备千伏级耐压与优异导通电应力可靠性，为氧化镓基双极型功率整流器件提供可行设计思路。

        本研究得到深圳市科技计划项目（编号 JCYJ20240813145617023）和国家自然科学基金（编号 62171396）资助。

图 1 (a) 参考器件 Diode 1、(b) 阶梯台面终端器件 Diode 2 截面结构示意图；(c) 制备完成 Diode 2 器件俯视光学显微图；(d) Diode 2 在 1 MHz 下的 C-V 与 1/C²-V 特性曲线，插图为提取的 β-Ga₂O₃ 漂移层净载流子浓度分布；(e) 氧化铝衬底溅射 CuCrO₂ 薄膜 XRD 图谱，插图为对应原子力表面形貌；(f) CuCrO₂/β-Ga₂O₃ 异质界面截面高分辨透射电镜图。

图 2 (a) Diode 1 与 Diode 2 线性坐标正向电流密度-电压曲线；(b) 半对数坐标正向 J-V 曲线与随偏压变化的提取比导通电阻；(c) 5 个独立制备 Diode 1、Diode 2 器件半对数反向击穿特性，插图为击穿电压统计，符号与误差棒分别代表平均值与标准差；(d) 与已报道小面积垂直 β-Ga₂O₃ 异质结二极管对比比导通电阻与击穿电压性能。

图 3 2 kV 反向偏压下 (a) Diode 1、(b) Diode 2 二维电场云图；(c) 沿 A-B-C-D 截线提取两种器件一维电场分布曲线。

图 4 (a) Diode 2 的 MSM 测试时序示意图；(b) 恒压应力 (V_stress=5 V)、(c) 恒流应力 (I_stress=0.07 A) 下正向 J-V 特性，应力累积时长由 1 s 指数递增至 1000 s；(d) 恒压、(e) 恒流条件下动态比导通电阻随正向偏压变化曲线；对应插图展示开启电压、比导通电阻随应力时长变化的参数稳定性。

图 5 (a) 25 ℃ 至 150 ℃ 测试得到的 Diode 2 变温 J-V 特性曲线；(b) ln (J/E) 与 E¹ᐟ² 的普尔-弗伦克尔拟合曲线、(c) m(T) 与 C(T) 的阿伦尼乌斯拟合曲线，计算得到陷阱势垒高度为 0.35 eV；(d) CuCrO₂/β-Ga₂O₃ 异质结初始状态下普尔-弗伦克尔漏电流、应力诱导陷阱占据态变化原理示意图。

DOI：

https://doi.org/10.1063/5.0346157