【会员论文】西电郝跃院士、张进成教授团队采用双超结设计提升氧化镓反向阻断晶体管性能，双向阻断超8 kV、功率优值突破1 GW/cm²

        由西安电子科技大学郝跃院士、张进成教授、周弘教授联合中国科学院苏州纳米技术与纳米仿生研究所张晓东研究员等人的研究团队在学术会议 2026 IEEE/JSAP Symposium on VLSI Technology and Circuits 发布了一篇名为 First Demonstration of Ga₂O₃ Reverse Blocking Transistors with BV²/R_on,sp Figure-of-Merit Over 1 GW/cm² and Dual Blocking of 8 kV by Double Super-Junction Design（首次演示采用双超级结设计的 Ga₂O₃ 反向阻断晶体管，其 BV²/R_on,sp 性能指标超过 1 GW/cm²，并实现了 8 kV 的双重阻断）的文章。

        可反向阻断晶体管是电力电子核心功率器件，能够替代传统晶体管与二极管串联拓扑，简化矩阵变换器等交-交变换电路结构。现有硅基 IGBT 反向阻断器件已实现商用，但硅材料极限击穿电场偏低，难以适配高压大功率场景。超宽禁带半导体 Ga₂O₃ 禁带宽度达 4.8 eV，理论临界击穿电场 8 MV/cm，是下一代高压功率器件极具潜力的材料。 现有研究采用 p-NiO 与 n-Ga₂O₃ 异质结制备双极型器件，已实现 10 kV 以上击穿电压，但功率器件普遍存在比导通电阻 R_on,sp 与击穿电压 BV 固有的折中制约关系；超结（SJ）结构是缓解该矛盾的主流方案。 将超结结构集成至反向阻断晶体管，可依托漏区结势垒肖特基结构降低开启电压 V_on 与导通损耗；然而目前 Si、SiC、GaN、Ga₂O₃ 基反向阻断晶体管的反向耐压均未突破 5 kV，Ga₂O₃ 超结反向阻断晶体管的器件物理与制备工程难题仍缺乏有效解决方案。针对上述痛点，本文首次提出 p-NiO/n-Ga₂O₃ 双超结 MOS 结型场效应管（DSJ-MOSJFET）结构，开展器件制备、电学表征与仿真验证。

        本文首次通过构建 p-NiO/n-Ga₂O₃ 双超结 MOS 结型场效应管（DSJ-MOSJFET）实现 n-Ga₂O₃ 反向阻断晶体管。该 DSJ-MOSJFET 器件可优化导通特性，实现 9.5 V 的宽栅压摆幅，同时获得 5.67 mΩ・cm² 的低比导通电阻。在电荷平衡条件下，双超结技术同时提升器件击穿电压，当栅与 p-NiO 间距 L_GP 为 4 μm 时，器件击穿电压可达 2.4 kV。器件平均电场 E_AV 达到 6.1 MV/cm，功率优值 BV²/R_on,sp 突破 1 GW/cm²。150 次循环重复测试与应力测试中器件阈值电压 V_TH 漂移均小于 0.1 V，证明器件具备优异稳定性。器件正向、反向双向击穿电压均超过 8 kV，表明该器件在未来高压大功率电能变换领域具备广阔应用前景。

        ① 国际首次提出并制备 p-NiO/n-Ga₂O₃ 双超结（DSJ）MOSJFET 反向阻断晶体管，突破现有 Ga₂O₃ 器件反向耐压低于 5 kV 的瓶颈；

        ② 鳍型 p-NiO 漏端超结结构大幅削弱沟道耗尽效应，同时降低器件开启电压 V_on 与比导通电阻 R_on,sp，实现 9.5 V 宽栅压摆幅，导通性能显著提升；

        ③ 电荷平衡设计的双超结可三维均匀调制器件内部电场，4 μm 栅极间距下正向/反向击穿电压达 2.4 kV，平均电场 E_AV=6.1 MV/cm，功率优值 BV²/R_on,sp 突破 1 GW/cm²，是 GaN、SiC 临界击穿电场的 2 倍；增大栅漏间距后器件双向阻断电压突破 8 kV；

        ④ 器件循环测试与栅压应力测试稳定性优异，150 次循环阈值电压漂移仅 0.03 V，1000 s 正向栅应力后 V_TH 漂移小于 0.1 V，栅氧化层 SiO₂ 与 p-NiO/n-Ga₂O₃ 异质结界面质量高。

        综上，本文将双超结结构创新性集成至可反向阻断 Ga₂O₃ 晶体管，实现了突破 1 GW/cm² 的创纪录功率优值与超过 8 kV 的双向阻断耐压。上述结果表明该器件在未来高压大功率电能变换应用中具备巨大潜力。

        本研究得到国家自然科学基金（编号：62421005、62525402）、教育部基础学科与交叉学科突破计划（编号：JYB2025XDXM105）、国家重点研发计划（项目编号：2024YFE0205300）资助。

图 1：p-NiO/n-Ga₂O₃ 双超结（DSJ）MOSJFET 的三维结构示意图与核心制备流程；器件统一设置相同 L_P1D 与 L_GP2，实现双向特性下一致的击穿电压。Ni/Au 堆叠漏金属构成的超结漏端结构为器件提供反向阻断能力。鳍型 p-NiO 可削弱耗尽效应，使 DSJ-MOSJFET 的 R_on 与 V_on 降低；同时双超结结构可三维平滑调控电场分布，同步提升器件正向与反向击穿电压。

图 2：(a) 漏端区域俯视 SEM 图，n-Ga₂O₃ 宽度 W_D=700 nm，p-NiO 宽度 W_A=1400 nm；(b) 栅区截面 SEM 图，p-NiO 与栅极 Ni/Au 金属之间沉积 ALD SiO₂ 绝缘层，p-NiO 厚度 T_A=70 nm；(c) p-NiO 与 n-Ga₂O₃ 异质界面高分辨透射电镜（HRTEM）图；(d) 器件核心结构参数汇总表。所有器件 Ga₂O₃ 施主浓度 N_D、n-Ga₂O₃ 厚度 T_D、p-NiO 厚度 T_A 统一为 3×10¹⁷ cm⁻³、450 nm、70 nm；耗尽型与增强型 DSJ-MOSJFET 的 p-NiO 受主浓度 N_A 分别为 1.2×10¹⁸ cm⁻³ 与 2×10¹⁸ cm⁻³；设计 N_D・T_D・W_D 与 N_A・T_A・W_A 数值近似相等，满足超结技术所需电荷平衡条件。

图 3：耗尽型与增强型 p-NiO/n-Ga₂O₃ DSJ-MOSJFET 线性坐标输出特性曲线。增强型器件源漏间距 L_SD=9 μm、108 μm 时，提取导通电阻 R_on 分别为 170 Ω・mm、1570 Ω・mm；耗尽型器件 p-NiO 受主浓度 N_A 更低，耗尽效应被削弱，相同 L_SD 下 R_on 降至 63 Ω・mm、563 Ω・mm。通过漏极电流线性外推法，两种器件开启电压 V_on 均为 0.7 V。

图 4：增强型 MOSJFET (a) 线性坐标漏极电流-跨导-栅压、(b) 半对数坐标漏极电流-栅极电流-栅压转移特性曲线。两种尺寸器件漏极开关比均达 10⁹，阈值电压 V_TH 为 0.5 V；L_SD=10 μm、100 μm 时，在 I_D 区间 10⁻⁷ mA/mm~10⁻⁴ mA/mm 内提取亚阈值摆幅 SS 分别为 70 mV/dec、86 mV/dec。p-NiO 与栅金属之间高质量 ALD SiO₂ 可有效阻挡载流子，栅极电流 I_G 比漏极电流 I_D 低 4 个数量级以上，器件栅压摆幅拓宽至 9.5 V。

图 5：耗尽型 p-NiO/n-Ga₂O₃ DSJ-MOSJFET (a) 线性坐标漏极电流-跨导-栅压、(b) 半对数坐标漏极电流-栅极电流-栅压转移特性曲线。两种尺寸器件漏极开关比均约 10⁹，阈值电压 V_TH=-4 V；源漏间距 L_SD 由 10 μm 增大至 100 μm 后，漏致势垒降低效应（DIBL）由 30 mV/V 降至 0.6 mV/V；在 I_D 区间 10⁻⁷ mA/mm~10⁻⁴ mA/mm 内亚阈值摆幅 SS 分别为 72 mV/dec、76 mV/dec。栅区复合 MOS-JFET 结构经过精细设计，即便引入 SiO₂ 绝缘层，器件仍保持优异栅控能力。

图 6：源漏间距 L_SD=100 μm 的增强型 p-NiO/n-Ga₂O₃ DSJ-MOSJFET 经 150 次循环测试后的 (a) 线性坐标漏极电流-跨导-栅压、(b) 半对数坐标漏极电流-栅极电流-栅压转移特性曲线。各项电学参数无明显劣化；150 次循环后最大漏极电流仅下降 0.5 mA/mm，峰值跨导 gₘ 降低 0.6 mS/mm；关态漏电流维持 10⁻⁸ mA/mm 噪声底，阈值电压漂移仅 -0.03 V。

图 7：漏端采用完整 PN 结构的 p-NiO/n-Ga₂O₃ MOSJFET 与鳍型漏端双超结 DSJ-MOSJFET 的 (a) 输出特性、(b) 反向阻断击穿特性对比图。仅将漏端 p-NiO 改为鳍型结构，器件 I_D-V_DS 曲线开启电压 V_on 由 1.9 V 降至 0.7 V；引入超结终端结构可有效抑制漏端电场峰值，反向阻断耐压由 -400 V 提升至 -1500 V。

图 8：p-NiO/n-Ga₂O₃ DSJ-MOSJFET 随栅压应力时长变化的 (a) 线性坐标、(b) 半对数坐标转移特性曲线；栅极施加 5 V 正向应力，应力时长 0~1000 s。正向栅偏压会在栅介质界面吸引电子，耗尽层宽度拓宽，阈值电压 V_TH 正向漂移。1000 s 应力后，器件关态漏电流 I_D、栅电流 I_G 几乎无变化，V_TH 仅正向漂移 0.1 V，证明栅下界面质量优异。

图 9：栅压 V_GS=2 V、漏压 V_DS=-400 V 条件下，三种不同 p-NiO 受主浓度 N_A 的 p-NiO/n-Ga₂O₃ DSJ-MOSJFET 三维电场分布俯视仿真图：(a) N_A=5×10¹⁷ cm⁻³；(b) N_A=1×10¹⁸ cm⁻³；(c) N_A=1.5×10¹⁸ cm⁻³。N_A=5×10¹⁷ cm⁻³ 时 β-Ga₂O₃ 沟道仅部分耗尽，电场峰值集中在漏边缘；N_A=1.5×10¹⁸ cm⁻³ 时表层 p-NiO 未完全耗尽、形成导电通路，电场峰值出现在 p-NiO 拐角；N_A=1×10¹⁸ cm⁻³ 满足电荷平衡条件，沟道层电场分布均匀平坦，器件可承受更高击穿电压。

图 10：(a)L_GP2 分别为 4 μm、20 μm、60 μm 的耗尽型 p-NiO/n-Ga₂O₃ DSJ-MOSJFET 正向、反向阻断耐压特性；L_GP2=60 μm 时器件双向击穿电压可达 8 kV；栅极下方沉积 ALD SiO₂ 绝缘层，使正向击穿电压略高于反向击穿电压。(b) p-NiO/n-Ga₂O₃ DSJ-MOSJFET 平均电场 E_AV 与功率优值 P-FOM 计算结果；L_P1D=4 μm 时正向、反向击穿电压分别为 2.44 kV、-2.40 kV，平均电场 E_AV 超过 6 MV/cm；结合 5.67 mΩ・cm² 的比导通电阻，满足电荷平衡条件的双超结器件功率优值 BV²/R_on,sp 突破 1 GW/cm²。

DOI : 

10.1109/VLSITechnologyandCir65830.2026.11577432