【国内论文】聚焦雪崩耐量与可靠性,香港大学张宇昊教授和南京大学叶建东教授团队综述GaN与Ga₂O₃功率器件最新进展
日期:2026-08-28阅读:185
近日,香港大学张宇昊教授和南京大学叶建东教授的团队在期刊《电子学报》发表题为《氮化镓与氧化镓半导体雪崩功率器件研究进展》的综述论文。该研究围绕宽禁带(GaN)及超宽禁带(Ga₂O₃)半导体功率器件展开,重点针对器件在感性负载突变、短路故障等瞬态工况下的雪崩击穿物理机制、终端电场调控、动态 UIS 雪崩耐量以及可重复雪崩能力等问题进行了系统梳理与探索。
背 景
宽禁带(Wide Bandgap,WBG)及超宽禁带(Ultra-wide Bandgap,UWBG)半导体凭借更高的临界击穿电场、更宽的禁带宽度以及优异的高温稳定性,在高压、高频和高功率密度电力电子应用中展现出重要潜力。其中,氧化镓(Ga₂O₃)具有约 8 MV/cm 的极高理论临界击穿场强,并可通过熔体法生长大尺寸、低成本单晶衬底,被认为是下一代高压功率器件的重要候选材料。然而,Ga₂O₃ 目前仍面临 p 型掺杂难、难以构建本征同质雪崩 p-n 结,以及异质结界面缺陷和电场集中等问题,制约了其器件性能与可靠性。与此同时,在感性负载突变、短路故障、电磁干扰脉冲以及高 dv/dt、di/dt 等瞬态工况下,功率器件需要通过雪崩击穿吸收和耗散瞬态能量,因此雪崩能力已成为衡量高压功率器件安全工作区与系统鲁棒性的关键指标。围绕“可重复、稳健雪崩”这一目标,本文系统总结了 WBG 与 UWBG 功率器件雪崩击穿的物理机制及定量表征方法,重点讨论了静态击穿、动态 UIS 雪崩测试和雪崩能量评估,并从终端与边缘结构设计角度分析电场均匀化与雪崩离化之间的协同作用。在器件层面,文章回顾了 GaN 垂直二极管、Fin-JFET 晶体管以及 Ga₂O₃ 异质结功率器件在雪崩耐量和可重复雪崩方面的研究进展,重点分析异质结终端电场调控、界面少子输运及高可靠性过压浪涌防护等关键技术。最后,结合最新研究成果,文章从材料—器件—电路协同雪崩建模、高鲁棒终端与复合结构设计、复杂工况下系统级雪崩可靠性,以及雪崩失效与热耦合演化机制等方面展望未来发展方向,为下一代高压、高可靠性功率器件的设计、评估与工程应用提供参考。
主要内容
本文以实现功率器件的 "可重复、稳健雪崩" 为核心目标,系统综述了宽禁带氮化镓(GaN)与超宽禁带氧化镓(Ga₂O₃)半导体雪崩功率器件的研究进展。文章首先梳理了雪崩击穿的载流子倍增物理机制与静态 I-V、动态 UIS 等多维表征方法,强调终端结构在电场均匀化中的关键作用;随后重点回顾了 GaN 垂直二极管与 Fin-JFET 晶体管通过离子注入保护环、梯度 JTE、斜台面及 USAB-JTE 等终端优化实现高雪崩耐量的技术路径,并覆盖了从本征 GaN 衬底到低成本 PSS 蓝宝石衬底的演进;针对 Ga₂O₃ p 型掺杂困难的瓶颈,总结了 p-NiO/n-Ga₂O₃ 异质结结合斜台面 JTE 与高介电常数场板实现 "高电压、高电流、高鲁棒性" 雪崩的突破性进展;最后展望了材料-器件-电路协同建模、复合终端设计、系统级可靠性评估及失效机理研究等未来方向,为下一代高压高可靠性功率器件设计提供参考。
结 论
当前宽禁带与超宽禁带雪崩功率器件正由“可实现雪崩”向“稳健、可重复雪崩”演进,雪崩能力也正从单纯的击穿现象逐步转变为可设计、可评估的器件性能指标。
在 GaN 体系中,器件雪崩能力实现了从 "可实现" 到 "可设计" 的跨越。通过离子注入保护环、梯度结终端扩展、斜台面及超小角斜台面 JTE 等多维终端优化手段,论文总结的相关研究显示,1~2 kV级垂直GaN p-n二极管的雪崩能量密度已达到J/cm²量级,最高达到7.56 J/cm²;其中相关梯度JTE器件已实现1.7 kV雪崩电压和超过1100 A/cm²的雪崩电流密度且无热失效,低成本图形化蓝宝石衬底路线则实现了 BVAVA 大于 1.5 kV、IAVA 超过 2 kA/cm² 的性能,雪崩耐量已接近本征 GaN 衬底水平。垂直 GaN Fin-JFET 也首次通过 UIS 实验验证了晶体管级雪崩能力,击穿电压达 1470 V、雪崩电流密度超过 800 A/cm²,并揭示了 p-GaN 栅极区是雪崩过程中空穴抽取主要通道这一关键物理机制。
在 Ga₂O₃ 体系中,研究者采用 p-NiO/n-Ga₂O₃ 异质结结合斜台面 JTE 与高介电常数 BaTiO₃ 场板的复合终端方案,实现了 "高电压、高电流、高鲁棒性" 的三高统一突破。器件雪崩电压超过 2 kV(最高 2.1 kV)、雪崩电流超过 80 A(最高 83 A)、单脉冲雪崩耐量达 730 mJ,可承受高达 10⁶ 次雪崩循环,循环后器件特性几乎无漂移。相关研究证明,超宽禁带Ga₂O₃异质结器件已经能够实现可重复的雪崩吸能,为其在高压、脉冲功率等极端工况下的应用提供了实验依据。从论文所比较的典型器件数据来看,其雪崩能量水平已进入GaN、SiC等宽禁带器件的同一量级,并明显高于对比样本中的传统Si器件。物理机制上证实碰撞电离发生在 n-Ga₂O₃ 主结区,而 NiO/Ga₂O₃异质结的能带排列有利于空穴跨界面输运,从而支撑较高的雪崩电流。。
最后,综述指出该领域正由单点实验验证向系统化、多维度建模与标准化测试演进,未来需在材料缺陷-器件结构-电路协同建模、高鲁棒复合终端设计、复杂工况系统级可靠性评估及雪崩失效电热耦合机理四个方向进一步突破。
研究意义
本文以 "可重复、稳健雪崩" 为主线,系统串联了雪崩击穿的载流子倍增物理机制、多维表征方法与终端结构设计逻辑,并对比梳理了 GaN 与 Ga₂O₃ 两大体系在雪崩器件上的差异化技术路径,澄清了 WBG/UWBG 器件雪崩机理与传统 Si 器件的本质差异,为领域建立了统一的认知框架。文中对若干关键物理机制的归纳 —— 如垂直 GaN Fin-JFET 中 p-GaN 栅极区作为雪崩空穴抽取主通道、NiO/Ga₂O₃ "错配型能带排列" 支撑异质结高空穴电流 —— 本身就具有机理层面的参考价值,可为后续器件结构的可设计化提供理论依据。

图1 反向偏压下半导体 p-n 结中雪崩倍增的示意能带图

图2 UIS 电路与波形示意图

图3 垂直 GaN 二极管器件结构及变温表征

图4 GaN p-n 二极管 UIS 测试

图5 梯度 JTE 结构 GaN p-n 二极管示意图以及不同倾角电场分布

图6 梯度 JTE 结构 GaN p-n 二极管晶圆级器件 UIS 测试

图7 PSS 衬底上具有 GaN p-n 二极管结构示意图以及 SEM 图像

图8 垂直 GaN Fin-JFET 示意图以及变温关断特性

图9 GaN Fin-JFE UIS 测试

图10 轻掺杂 NiO、中掺杂 NiO 和重掺杂 NiO 的 Ga₂O₃ 异质结二极管的 UIS 波形

图11 Ga₂O₃ 异质结器件和当前最先进的 500~2000 V 同质结 GaN、SiC 和 Si 器件的 EAVA 与 BVAVA 基准图
DOI:
10.12263/DZXB.20251072













