【国内论文】EDL丨南京大学叶建东教授、香港大学张宇昊教授团队：具有高电压漏极应力稳定性的常关型 β-Ga₂O₃ 沟槽栅电流孔径垂直电子晶体管

        由南京大学叶建东教授、香港大学张宇昊教授、中国科学院苏州纳米技术与纳米仿生研究所张晓东研究员等人的研究团队在学术期刊 IEEE Electron Device Letters 发布了一篇名为 Normally-Off β-Ga₂O₃ Trench-Gate Current-Aperture Vertical Electron Transistors With High-Voltage Drain-Stress Stability（具有高电压漏极应力稳定性的常关型 β-Ga₂O₃ 沟槽栅电流孔径垂直电子晶体管）的文章。

        高效功率转换的市场需求推动宽禁带、超宽禁带功率器件快速发展。β-Ga₂O₃ 凭借超宽禁带、高临界电场、熔体法可制备原生衬底的优势，成为功率开关器件极具潜力的材料。但 β-Ga₂O₃ 缺少可靠的 p 型掺杂，难以依靠传统结型结构实现有效的电场管理。 目前学术界已经演示了多种 β-Ga₂O₃ 垂直晶体管，包括电流孔径垂直电子晶体管（CAVET，Current-Aperture Vertical Electron Transistor）、FinFET、UMOSFET，但是器件的高偏置可靠性研究报道较少。 增强型（E-mode）器件是实现失效安全功率开关的核心。Fin 栅、深刻蚀沟槽栅可以耗尽沟道实现增强型工作，但高能等离子刻蚀、沟槽拐角电场拥挤会引入缺陷与电荷俘获效应，带来滞后增大、漏电流上升、可靠性劣化等问题。 电流孔径垂直电子晶体管（CAVET）依靠埋置电流阻挡层（CBL，Current-Blocking Layer）屏蔽顶部沟道，是一种备选方案。但平面栅 CAVET 想要实现增强模式，需要极薄的表面沟道，受离子注入窗口限制制备难度大。迄今为止，具备稳定高压工作能力的常关型 β-Ga₂O₃ CAVET 器件鲜有报道。

        增强型（E‑mode）β-Ga₂O₃ 晶体管是千伏级功率开关器件的理想选择，但受限于有效 p 型掺杂的缺失，器件实现难度较大。Fin‑栅与沟槽栅结构虽可以实现增强型工作，但会出现栅拐角电场集中问题，带来可靠性隐患。该团队提出将 CAVET（电流孔径垂直电子晶体管）结构用于沟槽栅器件，对沟槽栅进行电场屏蔽。制备得到的沟槽栅 CAVET 阈值电压达到 2.1 V，转移特性滞后仅 50 mV，比导通电阻为 13.4 mΩ・cm²，击穿电压为 1140 V。该团队开展高压漏极应力稳定性测试，器件在 600 V 应力条件下持续 1000 s 后参数漂移很小；当应力偏置提升至 1000 V 时，器件未发生栅极失效，证实电场屏蔽效果有效。此前尚未有 β-Ga₂O₃ 垂直晶体管的此类高压偏置稳定性相关报道。该工作验证了该架构可用于制备具备高漏极应力稳定性的千伏级常关型 β-Ga₂O₃ 功率晶体管。

        ①器件结构创新-浅沟槽栅结合 CAVET 架构：该团队将浅沟槽栅与 CAVET（电流孔径垂直电子晶体管）结合，利用埋层 CBL（电流阻挡层）把峰值电场从沟槽栅拐角转移至埋层区域，缓解沟槽拐角电场拥挤问题，同时实现常关工作模式。

        ②优异静态器件性能：该团队制备得到的器件阈值电压 2.1 V，转移滞后 50 mV，比导通电阻 13.4 mΩ・cm²，击穿电压 1140 V，开启关断电流比约 10⁸，综合性能在同类型增强型垂直 β-Ga₂O₃ 器件中表现突出。

        ③首次报道垂直 β-Ga₂O₃ 器件高压漏极应力可靠性测试：该团队完成 600 V / 1000 s 漏极应力测试，器件阈值漂移小于 0.4 V，导通电阻变化小于 8 %；1000 V 近击穿应力下无栅极失效，验证结构的高压可靠性潜力。

        ④TCAD 仿真验证电场屏蔽机理：TCAD（技术计算机辅助设计）仿真对比 UMOSFET 与本器件电场分布，证明该结构将峰值电场转移至埋置电流阻挡层，避免沟槽栅介质承受极高电场。

        该团队实现了千伏级增强型 β-Ga₂O₃ 浅沟槽栅 CAVET，并且器件具备优异的高压漏极应力稳定性。75 nm 沟槽刻蚀的器件阈值电压为 2.1 V，转移滞后 50 mV，比导通电阻 13.4 mΩ・cm²，击穿电压达到 1140 V。在 600 V 漏极应力持续 1000 s 条件下，器件退化程度有限，阈值电压漂移小于 0.4 V，导通电阻变化小于 8 %。在 1000 V 失效探测应力测试中，漏极电流达到限制值，但栅极电流没有抬升。仿真结果表明，峰值电场从沟槽栅介质拐角重新分布到 CBL（电流阻挡层）区域。上述结果证明浅沟槽栅 CAVET 架构可以同时实现常关工作模式、均衡电场分布与高漏极应力稳定性，为高可靠性增强型 β-Ga₂O₃ 垂直功率器件提供可行技术路径。

        该工作得到了国家重点研发计划（项目编号 2024YFE0205200）、江苏省科技重大专项（BG2024030、BK20253003）、国家自然科学基金（62425403、62234007、62293522）、香港研究学者计划（HE Research Fellowship）以及先进半导体与集成电路产业联盟中心的支持。

图 1. (a) β-Ga₂O₃ 浅沟槽栅 CAVET 的器件示意图；(b) 在 V_DS=25 V 条件下测得器件 S1-S4 的转移特性；(c) 器件 S4 的输出特性测试结果；(d) 器件 S1-S4 在各自关态栅偏置下的关态击穿特性。

图 2. (a) V_DS,st 测试的测量-应力-测量（MSM）方案；(b) 不同应力时长下测得的输出特性；(c) 不同应力时长下测得的转移特性；(d) 应力过程中测得的 I_DS 与 I_GS；电流骤降是应力阶段快速切换至测量阶段造成；(e) 提取得到的 ΔVₜₕ 与 ΔR_on 随应力时间变化曲线，ΔR_on 定义为 [R_on(t)-R_on(initial)] / R_on(initial) ×100 %，R_on(initial) 为应力前初始值。

图 3. 已报道 β-Ga₂O₃ FET 的 R_on,sp-BV 性能对比图。实心符号代表增强型器件，空心符号代表耗尽型器件。

图 4. (a) V_DS,st=1000 V 条件下测得的 I_DS 和 I_GS；(b) 1000 V 应力之后测得的 I_GS-V_GS 特性；(c) 浅沟槽栅 CAVET（S4）在 V_DS=1000 V、V_GS=0 V 下的仿真电场分布；(d) 相同漂移区设计的参考 UMOSFET 在 V_DS=1000 V、V_GS=0 V 下的仿真电场分布。

DOI：

10.1109/LED.2026.3728000