【国际论文】利用低温缓冲层增强Si掺杂(010)β-Ga₂O₃薄膜中的电子迁移率

        近日由美国加州大学圣芭芭拉分校和犹他大学在科学期刊《APL Materials》发表了一篇名为Enhancing the electron mobility in Si-doped (010) β-Ga₂O₃ films with low-temperature buffer layers （利用低温缓冲层增强Si掺杂(010)β-Ga₂O₃薄膜中的电子迁移率）的论文文章。              

        本文介绍了一种在β-Ga₂O₃外延薄膜中使用金属有机气相外延（MOVPE）的新的衬底清洁和缓冲生长方案。对于通道结构，先生长低温（600℃）未掺杂Ga₂O₃缓冲层，然后直接在该层上生长过渡层和高温（810℃）掺硅Ga₂O₃通道层，没有中断生长。在（010）Ga₂O₃ Fe掺杂衬底清洗过程中，使用溶剂清洗，然后在外延层生长前进行额外的氢氟酸（49%水溶液）处理30分钟。这一步骤证实了可以抵消源于衬底抛光工艺或环境污染的外延层-衬底界面的寄生硅通道。来自二次离子质谱分析（SIMS）的数据表明，在衬底界面处的硅峰原子密度比衬底中的铁原子密度低几倍，表明已经完全抵消。通过电性能（电容-电压分析）的测试，也验证了在外延-衬底界面上消除寄生电子通道的效果。在生长的低温（600℃）缓冲层中，可以看到来自衬底的Fe衰减尾非常尖锐，衰减率约为9 nm/dec。X射线离轴摇摆曲线ω扫描显示出非常窄的半峰宽（FWHM）值，与原始衬底相似。这些通道在掺杂范围为2 × 10¹⁶-1 × 10²⁰ cm^-3的非意向掺杂和掺硅薄膜中显示出记录高的电子迁移率，范围为196-85 cm²/V·s。利用这种衬底清洁和混合LT缓冲层也可以生长Siδ掺杂通道。对于表面电荷密度为9.2 × 10¹² cm^-2的电子薄片，测量到了记录高的电子霍尔迁移率110 cm²/V·s。这种衬底清洁结合LT缓冲层方案，展示了为高性能Ga₂O₃基电子器件设计具有优异输运性质的掺硅β- Ga₂O₃通道的潜力。

图1. (010)掺Fe的Ga₂O₃衬底在衬底清洗过程前后的原子力显微镜扫描图像（1 × 1 μm²）。(a) 收到的衬底 (b) 经过30分钟的HF(49%)处理和在600°C下原位氧气退火10分钟后的显微镜扫描图像。

图2. 用于均匀和有意地掺杂10¹⁷–10²⁰ cm⁻³的薄膜的通道结构的二维横截面示意图。显示了用于底片制备的低温缓冲层和高温掺杂的通道堆栈。(GR = 生长速率, HT = 高温, LT = 低温)。